电子与封装

2016年第16卷第4期 pp.1 -3

邹嘉佳，高宏，周金文. 一种新型芯片粘接用导电银胶的性能研究[J]. 电子与封装, 2016, 16(4): 1-3.

ZOU Jiajia, GAO Hong, ZHOU Jinwen. Performance Study of a Novel Silver-filled Conductive Adhesive Used for Die Bonding[J]. Electronics and Packaging, 2016, 16(4): 1-3.

Select

系统级封装中焊点失效分析技术

潘书山，陈颖，季斌

doi:10.16257/j.cnki.1681-1070.2016.0040

摘要 ( 190 )

HTML ( 20 )

PDF(1736KB) ( 275 )

针对系统级封装（SiP）结构中的互连可靠性检测，提出了叠层封装中焊点失效分析的原则和程序。对采用3D X-ray和金相技术的焊点缺陷分析方法进行了对比，验证了3D X-ray分析复杂SiP封装焊点和互连缺陷的可行性。讨论了失效的模式和失效机理，并从设计和工艺角度提出降低各种失效机理的改进措施。

参考文献 |

2016年第16卷第4期 pp.4 -8

潘书山，陈颖，季斌. 系统级封装中焊点失效分析技术[J]. 电子与封装, 2016, 16(4): 4-8.

PAN Shushan, CHEN Ying, JI Bin. Failure Analysis of Solder Joint in SiP Modules[J]. Electronics and Packaging, 2016, 16(4): 4-8.

Select

基于测试系统控制示波器实现模拟信号测试方法

杜元勋

doi:10.16257/j.cnki.1681-1070.2016.0041

摘要 ( 118 )

HTML ( 7 )

PDF(937KB) ( 174 )

现在的集成电路测试系统虽然具备较高的技术指标，但仍然有一些数字、模拟和数模混合电路的参数指标超出其测试能力范围。在新品验证阶段要实现功能与参数的全覆盖测试，难度大而且成本高。通过测试系统与仪器仪表相结合的方式来实现功能与参数的测试验证是一种比较好的解决方法。主要介绍如何使用TR6800测试系统通过GPIB接口控制示波器来实现VCO器件参数测试的方法。

参考文献 |

2016年第16卷第4期 pp.9 -12

杜元勋. 基于测试系统控制示波器实现模拟信号测试方法[J]. 电子与封装, 2016, 16(4): 9-12.

DU Yuanxun. Test Method of Analog Signals Based on TR6800 Controls OSC[J]. Electronics and Packaging, 2016, 16(4): 9-12.

Select

宇航元器件在轨测试研究

陈嘉鹏，蔡洁明，黄旭东，宋国栋

doi:10.16257/j.cnki.1681-1070.2016.0042

摘要 ( 144 )

HTML ( 6 )

PDF(1103KB) ( 125 )

对国内宇航元器件应用现状进行调查研究，阐述了宇航元器件进行在轨测试的必要性。对宇航元器件在轨测试的方法进行探讨，列举了目前常用的在轨测试方法。重点对宇航元器件进行在轨测试参数选择，对实施方案进行分析，同时对航天元器件在轨参数进行了研究。随着航天事业不断发展，宇航元器件在轨测试将会得到更多的关注和应用，将为实现宇航元器件的自主发展打下基础。

参考文献 |

2016年第16卷第4期 pp.13 -17

陈嘉鹏，蔡洁明，黄旭东，宋国栋. 宇航元器件在轨测试研究[J]. 电子与封装, 2016, 16(4): 13-17.

CHEN Jiapeng, CAI Jieming, HUANG Xudong, SONG Guodong. The Research of Aerospace Components Measurement Applied in Space Orbit[J]. Electronics and Packaging, 2016, 16(4): 13-17.

Select

基于V9300 ATE的MTL生成功能码的方法

赵桦，王征宇，李锴

doi:10.16257/j.cnki.1681-1070.2016.0043

摘要 ( 148 )

HTML ( 4 )

PDF(1191KB) ( 123 )

随着信息科学和产业的发展，集成电路为人们广泛应用。在今天的超大规模集成电路特别是在系统芯片SOC设计中，将大量存储器嵌入在片中的设计方法已经非常普遍。存储器的测试是集成电路测试一个十分重要的内容。V93000集成电路测试系统是一款可扩展型平台，它集合了数字测试、模拟测试和射频测量等资源。可针对各种高集成度的电子产品组件进行晶圆测试（Wafer Sort）及终程测试（Final Test）。就利用V93000测试系统(ATE)的MTL工具产生存储器功能测试码的方法进行阐述，分析了与传统生成功能码方式相比，MTL具备灵活、占内存小、实现方便等特点。

参考文献 |

2016年第16卷第4期 pp.18 -20

赵桦，王征宇，李锴. 基于V9300 ATE的MTL生成功能码的方法[J]. 电子与封装, 2016, 16(4): 18-20.

ZHAO Hua, WANG Zhengyu, LI Kai. Research on Producing Pattern Files Based on the V93000 ATE MTL[J]. Electronics and Packaging, 2016, 16(4): 18-20.

电路设计

Select

一种基于Scanchain的Block RAM的MBIST设计方法

丛红艳，闫华，胡凯，张艳飞

doi:10.16257/j.cnki.1681-1070.2016.0044

摘要 ( 101 )

HTML ( 5 )

PDF(1287KB) ( 89 )

基于March C+算法，设计了一种基于Scan chain的Block RAM为测试对象的串/并行BIST电路。在电路内部自身生成测试向量，不需要外部施加激励，并依靠自身决定得到测试结果是否正确。该电路既可以有效对Block RAM进行准确校验和故障定位，又不会因BIST测试增加PAD的数量。最后，对设计方法结果进行了仿真验证。

参考文献 |

2016年第16卷第4期 pp.21 -23

丛红艳，闫华，胡凯，张艳飞. 一种基于Scanchain的Block RAM的MBIST设计方法[J]. 电子与封装, 2016, 16(4): 21-23.

CONG Hongyan, YAN Hua, HU Kai, ZHANG Yanfei. A Design of MBIST Based on Scan Chain Block RAM[J]. Electronics and Packaging, 2016, 16(4): 21-23.

Select

一种无运放高电源抑制比的带隙基准设计

刘俐

doi:10.16257/j.cnki.1681-1070.2016.0045

摘要 ( 180 )

HTML ( 7 )

PDF(1526KB) ( 157 )

为满足集成电路中高电源抑制比/低温度系数的要求，设计了一款没有运放的精简的带隙电压电路。相比传统有运放结构，电路芯片面积更小且具有更低的电流损耗。并在0.5 μm CMOS工艺下进行了仿真，仿真结果表明，在-40℃～+100℃温度范围内电路的温度系数为17×10(-6)，电源抑制比PSRR在100 kHz以下达到-50 dB，在1 kHz以下能达到-80 dB，而整个电路在3.3 V电压下电流损耗仅为24 μA。

参考文献 |

2016年第16卷第4期 pp.24 -28

刘俐. 一种无运放高电源抑制比的带隙基准设计[J]. 电子与封装, 2016, 16(4): 24-28.

LIU Li. Design of a High PSRR Bandgap Reference without Using an Opamp[J]. Electronics and Packaging, 2016, 16(4): 24-28.

Select

一种无线充电管理系统的电路设计

杨培凯，石雄

doi:10.16257/j.cnki.1681-1070.2016.0046

摘要 ( 157 )

HTML ( 17 )

PDF(1383KB) ( 105 )

针对传统有线充电方式的弊端，开发一种由无线充电发射模块、无线充电接收模块、电源管理模块组成的无线充电管理方案。发射模块通过发射线圈发射能量，接收模块产生电磁感应以后将接收到的电能输出。当接收模块接收到的电能功率较小时，电源管理器能够采集毫瓦级的电能，为充电电池进行充电。整个系统能够满足各种电子产品及无线传感网络节点的供电需求。

参考文献 |

2016年第16卷第4期 pp.29 -33

杨培凯，石雄. 一种无线充电管理系统的电路设计[J]. 电子与封装, 2016, 16(4): 29-33.

YANG Peikai，SHI Xiong. A kind of Circuit Design of Wireless Charging Management System[J]. Electronics and Packaging, 2016, 16(4): 29-33.

Select

一种基于比幅比相的单脉冲雷达接收机

支敏，张晖

doi:10.16257/j.cnki.1681-1070.2016.0047

摘要 ( 114 )

HTML ( 4 )

PDF(1733KB) ( 123 )

根据和差单脉冲雷达接收机原理，设计了一款基于和差波束比幅比相的S波段跟踪接收机。该接收机主要由和波束接收支路、方位差波束接收支路和俯仰差波束接收支路组成，每个接收支路分别完成对信号的放大、滤波、混频和自动电平调整。两路差波束信号再以和波束信号作为比较基准，通过相位和幅度的比较得出角度信息。详细分析了如何实现支路之间的相位比较和幅度比较，并利用比幅信息和比相信息实现对目标的自动跟踪。经过验证系统的各项指标符合设计要求。

参考文献 |

2016年第16卷第4期 pp.34 -39

支敏，张晖. 一种基于比幅比相的单脉冲雷达接收机[J]. 电子与封装, 2016, 16(4): 34-39.

ZHI Min, ZHANG Hui. Mono-Pulse Radar Receiver Based on Gain and Phase Detect[J]. Electronics and Packaging, 2016, 16(4): 34-39.

微电子制造与可靠性

Select

商用0.18 μm CMOS工艺抗总剂量辐射性能研究

寇春梅，谢儒彬，洪根深，吴建伟

doi:10.16257/j.cnki.1681-1070.2016.0048

摘要 ( 189 )

HTML ( 6 )

PDF(1910KB) ( 174 )

对国内标准商用0.18 μm工艺MOSFET和电路进行总剂量效应研究。其STI隔离区域二氧化硅在总剂量达到50k rad(Si)时，端口3.3 V NMOS晶体管漏电达到了10(-9)A级，达到100k rad(Si)以上时，内核1.8 V NMOS晶体管出现场区漏电。通过电路总剂量辐照试验，表明NMOS晶体管是薄弱点。需要开发STI场区总剂量加固技术，以满足抗辐射电路研制要求。

参考文献 |

2016年第16卷第4期 pp.40 -44

寇春梅，谢儒彬，洪根深，吴建伟. 商用0.18 μm CMOS工艺抗总剂量辐射性能研究[J]. 电子与封装, 2016, 16(4): 40-44.

KOU Chunmei, XIE Rubin, HONG Genshen, WU Jianwei. Study of Commercial 0.18μm CMOS Total Ionizing Dose Effects[J]. Electronics and Packaging, 2016, 16(4): 40-44.

Select

溅射设备腔室处理工艺的优化研究

王海东

doi:10.16257/j.cnki.1681-1070.2016.0050

摘要 ( 156 )

HTML ( 4 )

PDF(1166KB) ( 126 )

对溅射原理进行了详细的分析，对溅射设备的结构组成进行了概括性的说明。研究了溅射腔室的传统工艺处理流程，并提出了新的工艺处理流程。实验表明，新的工艺流程更加省时省力，效果上也更好，应用于实际中，带来了一定的经济效益。

参考文献 |