基于0.18 μm BCD工艺的抗辐射ESD防护器件GGNMOS优化设计

doi:10.16257/j.cnki.1681-1070.2025.
0072

电子与封装 ›› 2025, Vol. 25 ›› Issue (6): 060401 . doi: 10.16257/j.cnki.1681-1070.2025. 0072

基于0.18 μm BCD工艺的抗辐射ESD防护器件GGNMOS优化设计

陆素先，程淩，朱琪，李现坤，李娟，严正君

中国电子科技集团公司第五十八研究所，江苏无锡 214035

收稿日期:2024-11-17 出版日期:2025-06-27 发布日期:2025-06-27
作者简介:陆素先（1994—），女，江苏南通人，硕士研究生，工程师，主要从事模拟电路及电源管理类电路版图设计。

Optimized Design of Radiation-Hardened ESD Protection Device GGNMOS Based on 0.18 μm BCD Process

LU Suxian, CHENG Ling, ZHU Qi, LI Xiankun, LI Juan, YAN Zhengjun

ChinaElectronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China

Received:2024-11-17 Online:2025-06-27 Published:2025-06-27

摘要/Abstract

摘要： 栅极接地N型金属氧化物半导体（GGNMOS）器件具有结构简单、响应迅速、泄放高效等多方面的优势，逐渐成为静电放电（ESD）防护结构中最常用的器件。但辐照试验时NMOS器件会受到多种辐射效应的影响，导致器件性能和可靠性下降。因此抗辐射电路中GGNMOS器件的保护结构设计尤为困难。基于0.18 μm BCD工艺，设计了一款有抗辐射需求的线性稳压器电路。根据各端口电压和工作特点设计该电路全芯片的ESD防护结构，通过试验分析得出GGNMOS保护结构的薄弱点并提出改进方案。实测结果显示，所设计的电路不仅满足100 krad(Si)的总剂量指标，还通过了2.5 kV的人体模型ESD测试。该研究为后续抗辐射电路中ESD器件设计提供了实验依据和理论指导。

关键词: ESD防护, 栅接地NMOS, 抗辐射, 寄生三极管

Abstract: Gate grounded N-type metal-oxide semiconductor (GGNMOS) devices have the advantages of simple structure, fast response, and efficient discharge, and have gradually become the most commonly used devices in electrostatic discharge (ESD) protection structures. However, during irradiation testing, NMOS devices are affected by various radiation effects, leading to a decrease in device performance and reliability. Therefore, the design of protective structures for GGNMOS devices in radiation-hardened circuits is particularly difficult. A linear regulator circuit with radiation resistance requirements was designed based on 0.18 μm BCD technology. The ESD protection structure for the entire chip of the circuit was designed based on the voltage and operating characteristics of each port. Through experimental analysis, the weak points of the GGNMOS protection structure were identified and improvement solutions were proposed. The actual test results show that the designed circuit not only meets the total dose index of 100 krad (Si), but also passes the 2.5 kV human body model ESD test. This study provides experimental basis and theoretical guidance for the design of ESD devices in future radiation-hardened circuits.

Key words: ESD protection, gate grounded NMOS, radiation-hardened, parasitic transistor

中图分类号:

TN406

陆素先，程淩，朱琪，李现坤，李娟，严正君. 基于0.18 μm BCD工艺的抗辐射ESD防护器件GGNMOS优化设计[J]. 电子与封装, 2025, 25(6): 060401 .

LU Suxian, CHENG Ling, ZHU Qi, LI Xiankun, LI Juan, YAN Zhengjun. Optimized Design of Radiation-Hardened ESD Protection Device GGNMOS Based on 0.18 μm BCD Process[J]. Electronics & Packaging, 2025, 25(6): 060401 .

参考文献

[1] 田鑫. 纳米集成电路的ESD器件及防护电路研究[D]. 西安: 西安电子科技大学, 2019.
[2] 张楠. SMIC18工艺的抗辐射IO设计与验证[D]. 哈尔滨: 哈尔滨工业大学, 2021: 18-23.
[3] 何林峰. 基于CMOS工艺的全芯片ESD设计[D]. 成都: 电子科技大学, 2015: 18-23.
[4] 侯飞. 新型集成电路ESD防护器件研究[D]. 成都: 电子科技大学, 2019: 33-39.
[5] 邹文英, 李晓蓉, 杨沛, 等. 端口双向耐高压电路的ESD防护设计技术[J]. 电子与封装, 2024, 24(1): 010301.
[6] 张英惠. 2.5 GHz全芯片高鲁棒性ESD研究与设计[D]. 南京: 东南大学, 2023: 33-36.
[7] 马飞. 先进工艺下集成电路的静电放电防护设计及其可靠性研究[D]. 杭州: 浙江大学, 2014: 11-19.
[8] 傅凡, 万发雨, 汪煜, 等. 高压GGNMOS器件结构及工艺对ESD防护特性的影响[J]. 固体电子学研究与进展, 2024, 44(2): 178-182.
[9] 韩郑生. 抗辐射集成电路概论[M]. 北京: 清华大学出版社, 2011: 53-78.
[10] 朱琪, 黄登华, 陈彦杰, 等. 深亚微米SOI工艺高压ESD器件防护设计[J]. 电子与封装, 2023, 23(9): 090401.
[11] LIN C Y, CHEN C Y. Resistor-triggered SCR device for ESD protection in high-speed I/O interface circuits[J]. IEEE Electron Device Letters, 38(6): 712-715.
[12] 韩卫敏, 刘娇, 王磊, 等. 一种环形栅LDMOS器件的宏模型[J]. 微电子学, 2023, 53(3): 500-505.
[13] YANG Z N, XU J H, FU D B, et al. New power clamp circuit for concurrent ESD and surge protections[J]. IEEE Transactions on Electron Devices, 70(9): 4538-4546.
[14] 柯逸辰. MOS集成电路ESD防护器件的研究[D]. 无锡: 江南大学, 2013: 18-23.
[15] 俞方俊. 先进集成电路的ESD防护设计及特性研究[D]. 杭州: 浙江大学, 2022.
[16] 谢田田, 王俊, 杜飞波, 等. Dynamic electrostatic-discharge path investigation relied on different impact energies in metal-oxide-semiconductor circuits[J]. Chinese Physics B, 2023, 32(4): 701-706.
[17] 孙浩楠, 王军超, 李浩亮, 等. 一种用于高压防护的新型闩锁免疫LDMOS[J]. 微电子学, 2022, 52(1): 77-81.
[18] 程淩, 白丽君, 李娟. 基于0.18 μm工艺的I/O端口ESD防护设计[J]. 电子与封装, 2019, 19(3): 18-20.
[19] 李博, 封晴, 田海燕, 等. 薄外延片上抗辐射EEPROM芯片的抗ESD器件结构: CN202275827U[P]. 2012-06-13.
[20] 林丽娟, 喻钊, 韩山明, 等. 衬底寄生电阻对高压器件ESD性能的影响[J]. 微电子学, 2011, 41(5): 766-769.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

基于0.18 μm BCD工艺的抗辐射ESD防护器件GGNMOS优化设计

Optimized Design of Radiation-Hardened ESD Protection Device GGNMOS Based on 0.18 μm BCD Process

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 14

编辑推荐

Metrics

本文评价

[1]	蒋红利, 江月艳, 孙志欣, 邵卓, 钟涛, 高欣宇. 一种高压驱动器的抗辐射加固设计[J]. 电子与封装, 2023, 23(8): 80303-.
[2]	徐政;郑若成;吴素贞;徐海铭;廖远宝;唐新宇. 基于衬底材料优化的抗辐射功率器件SEB加固技术[J]. 电子与封装, 2023, 23(4): 40402-.
[3]	马艺珂;汪逸垚;姚进;花正勇;殷亚楠;周昕杰;颜元凯. 一种抗辐射LVDS驱动电路IP设计^*[J]. 电子与封装, 2022, 22(2): 20306-.
[4]	刘保军;杨晓阔;陈名华. 4H-SiC基FinFET器件的单粒子瞬态效应研究^*[J]. 电子与封装, 2022, 22(11): 110401-.
[5]	姚进, 周晓彬, 左玲玲, 周昕杰. 基于0.18 μm CMOS加固工艺的抗辐射设计[J]. 电子与封装, 2022, 22(1): 10401-0.
[6]	姚进;左玲玲;周晓彬;刘谆;周昕杰. 基于0.18 μm加固工艺的抗辐射单元库开发[J]. 电子与封装, 2021, 21(8): 80303-.
[7]	米丹;周昕杰;周晓彬;何正辉;卢嘉昊. 深亚微米SOI工艺ESD防护器件设计[J]. 电子与封装, 2021, 21(5): 50401-.
[8]	李燕妃，朱少立，吴建伟，徐　政，洪根深. 抗辐射高压SOI NMOS器件的背栅效应研究[J]. 电子与封装, 2019, 19(2): 38-41.
[9]	曹　靓, 田海燕, 王　栋. 一种抗单粒子瞬态辐射效应的自刷新三模冗余触发器设计[J]. 电子与封装, 2018, 18(9): 36-38.
[10]	李燕妃，吴建伟，顾　祥，洪根深. 30 V NLDMOS结构优化及SEB能力提高[J]. 电子与封装, 2018, 18(10): 36-39.
[11]	曹靓，王文，封晴. 一种带自刷新功能的三模冗余触发器设计[J]. 电子与封装, 2017, 17(7): 25-27.
[12]	邵红¹，张森¹，齐钊²，乔明². 一种用于ESD保护的SCR触发电路[J]. 电子与封装, 2017, 17(10): 26-30.
[13]	胡永强，周　源. 基于SKILL语言的参数化抗辐射器件版图设计[J]. 电子与封装, 2016, 16(9): 31-34.
[14]	陈嘉鹏，蔡洁明，黄旭东，宋国栋. 宇航元器件在轨测试研究[J]. 电子与封装, 2016, 16(4): 13-17.