一种高精度离散时间Sigma-Delta调制器的设计

doi:10.16257/j.cnki.1681-1070.2025.0057

电子与封装 ›› 2025, Vol. 25 ›› Issue (6): 060302 . doi: 10.16257/j.cnki.1681-1070.2025.0057

一种高精度离散时间Sigma-Delta调制器的设计

郭林¹，万江华^1,2邓欢²

1. 湘潭大学物理与光电工程学院，湖南湘潭 411100；2. 湖南毂梁微电子有限公司，长沙 410000

收稿日期:2024-11-07 出版日期:2025-06-27 发布日期:2025-01-20
作者简介:郭林（1998—），男，江西赣州人，硕士研究生，主要研究方向为模拟集成电路设计。

Design of a High-Precision Discrete-Time Sigma-Delta Modulator

GUO Lin¹, WAN Jianghua^1,2, DENG Huan²

1. School of Physics and Optoelectronics, Xiangtan University, Xiangtan411100, China;

Received:2024-11-07 Online:2025-06-27 Published:2025-01-20

摘要/Abstract

摘要： 阐述了一种3阶3位量化离散时间Sigma-Delta调制器的设计。考虑到节约功耗和面积，调制器结构选择级联积分前馈（CIFF）结构。调制器的3位量化由7个多位比较器实现，为实现高精度，使用gain-boosting技术来提高积分器中运放的增益；同时使用数据加权平均（DWA）电路对输入端数模转换器（DAC）电容失配引入的噪声进行整形进而提高有效位数。调制器采用55 nm CMOS工艺设计，在电源电压为3.3 V、温度为27 ℃、典型tt工艺角下，带宽为16 kHz，有效位数为19.10位。

关键词: Sigma-Delta调制器, 级联积分前馈, gain-boosting技术, 数据加权平均

Abstract: The design of a third-order three-bit quantized discrete-time Sigma-Delta modulator is described. Considering power consumption and area saving, the cascaded integral feedforward (CIFF) structure is chosen for the modulator structure. The three-bit quantization of the modulator is realized by seven multi-bit comparators. In order to achieve high accuracy, the gain-boosting technique is used to increase the gain of the operational amplifier in the integrator. At the same time, a data-weighted averaging (DWA) circuit is used to shape the noise introduced by the mismatch of the digital-to-analog converter (DAC) capacitors at the input to increase the effective number of bits. The modulator is designed using 55 nm CMOS process, with a bandwidth of 16 kHz and an effective bit count of 19.10 bits at a supply voltage of 3.3 V, a temperature of 27 ℃, and a typical tt process corner.

Key words: Sigma-Delta modulator, cascaded integral feedforward, gain-boosting technique, data-weighted averaging

中图分类号:

TN402

郭林，万江华，邓欢. 一种高精度离散时间Sigma-Delta调制器的设计[J]. 电子与封装, 2025, 25(6): 060302 .

GUO Lin, WAN Jianghua, DENG Huan. Design of a High-Precision Discrete-Time Sigma-Delta Modulator[J]. Electronics & Packaging, 2025, 25(6): 060302 .

参考文献

[1] EDLER J, RUNGE M, GERFERS F. A dynamic body-bias linearization technique enabling wide-band GmC based continous-time sigma-delta converters in 22 nm FD-SOI CMOS[C]//2021 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Lansing, MI, USA, 2021: 1090-1093.
[2] ZHOU X C, GUI X Y, GUSEV M, et al. A 12-bit 20-kS/s 640-nW SAR ADC with a VCDL-based open-loop time-domain comparator[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2022, 69(2): 359-363.
[3] KIM J, SHIN H, NA S, et al. A 860.8-nW low-power continuous-time delta-sigma modulator with switched resistors for sensor applications[C]//2023 IEEE International Symposium on Circuits and Systems (ISCAS), Monterey, CA, USA, 2023: 1-5.
[4] CHO Y K. A single op-amp resonator-based continuous-time sigma-delta modulator with time-division switching for excess loop delay compensation[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2024, 71(4): 1789-1793.
[5] 朱洪波. 2-1 MASH架构Sigma-delta调制器的设计[D]. 武汉: 华中科技大学, 2019.
[6] 胡达千. 24位模数转换器芯片设计与实现[D]. 成都: 电子科技大学, 2012.
[7] 李春斌. 24 bit-2 kHz高精度Sigma-Delta调制器系统设计与研究[D]. 西安: 西安电子科技大学, 2021.
[8] 贺冲. 多位量化Sigma-Delta模数转换器的设计[D]. 哈尔滨: 哈尔滨工业大学, 2015.
[9] 胡雅琴. 24位48 kSPS多位量化∑-Δ ADC的设计[D]. 哈尔滨: 哈尔滨工业大学, 2016.
[10] 李俊宏, 冯全源. 一种斩波稳定低噪声Σ-Δ调制器设计[J]. 微电子学, 2019, 49(2): 178-182.
[11] DE LA ROSA, J. M., and DEL RíO, R.. CMOS sigma-delta converters practical design guide[M]. Hoboken: Wiley, 2013.
[12]RICHARD S. Delta-sigma toolbox[EB/OL]. [2024-11-07]. https://matlab.mathworks.com/open/fileexchange/v1?id=19.
[13] CHAO K C, NADEEM S, LEE W L, et al. A higher order topology for interpolative modulators for oversampling A/D converters[J]. IEEE Transactions on Circuits and Systems, 1990, 37(3): 309-318.
[14]王思远, 梁思思, 李琨, 等. 一种应用于高精度ADC的可编程增益放大器的设计[J]. 电子与封装,2024, 24(10): 100305.
[15] 彭春雨, 张伟强, 蔺智挺, 等. 一种高增益、高带宽全差分运算放大器的设计[J]. 电子与封装, 2023, 23(7): 070302.
[16] 聂凯明. 模拟域CMOS-TDI图像传感器中读出电路研究与设计[D]. 天津: 天津大学, 2011.
[17] BAIRD R T, FIEZ T S. Improved ΔΣ DAC linearity using data weighted averaging[C]//Proceedings of ISCAS'95 - International Symposium on Circuits and Systems, Seattle, WA, USA, 1995: 13-16.
[18] HENDERSON R K, NYS O J A P. Dynamic element matching techniques with arbitrary noise shaping function[C]//1996 IEEE International Symposium on Circuits and Systems. Circuits and Systems Connecting the World. ISCAS 96, Atlanta, GA, USA, 1996: 293-296.
[19] NYS O J A P, HENDERSON R K. An analysis of dynamic element matching techniques in sigma-delta modulation[C]//1996 IEEE International Symposium on Circuits and Systems. Circuits and Systems Connecting the World. ISCAS 96, Atlanta, GA, USA, 1996: 231-234.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种高精度离散时间Sigma-Delta调制器的设计

Design of a High-Precision Discrete-Time Sigma-Delta Modulator

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价

[1]	李晓龙，王克鑫，叶海波. 一种STT-MRAM型NVSRAM单元电路设计[J]. 电子与封装, 2025, 25(6): 60301-.
[2]	董志丹, 许慧, 肖俊. 布局驱动的混合流装箱[J]. 电子与封装, 2025, 25(5): 50301-.
[3]	龚文, 龚武, 郭晶. 动态调压加热型氧浓度检测装置设计[J]. 电子与封装, 2025, 25(5): 50501-.
[4]	许家欣，钱逸. 一种基于电流偏置的新型上电复位电路设计[J]. 电子与封装, 2025, 25(4): 40301-.
[5]	桂伯正,黄嵩人. 一种12位电压与电流组合型DAC设计[J]. 电子与封装, 2025, 25(2): 20301-.
[6]	郑畅,吴林煌,李雅欣,刘伟. 基于FPGA的JPEG-XS高性能解码器硬件架构设计[J]. 电子与封装, 2025, 25(2): 20303-.
[7]	李雅欣,吴林煌,刘伟,郑畅. 一种JPEG-XS编码器的硬件架构优化设计[J]. 电子与封装, 2025, 25(2): 20304-.
[8]	郭靖，孙鹏飞，袁柱六. 一种自激式推挽隔离变换电路设计[J]. 电子与封装, 2025, 25(1): 10303-.
[9]	孙鹏飞，李昕煜，张志阳. 一种正负电源供电伺服系统中的半桥驱动电路设计^*[J]. 电子与封装, 2025, 25(1): 10304-.
[10]	段克盼，贾小云，韩东辰，蒋建伟，杨振英，郭宇. 基于神经网络的PCB电源分配网络阻抗预测方法[J]. 电子与封装, 2025, 25(1): 10307-.
[11]	蔺旭辉，马金龙，曹杨，熊永生，曹靓，赵桂林. 大规模Flash型FPGA整体功能仿真验证方法研究[J]. 电子与封装, 2025, 25(1): 10308-.
[12]	杨艳军,陈鸣,钟福如,黄成强. 一种应用于胎压监测系统的低功耗低频唤醒接收机[J]. 电子与封装, 2024, 24(12): 120303-.
[13]	冯旭彪, 杨茜. 一种隔离型母线电压和电流采集电路的设计[J]. 电子与封装, 2024, 24(12): 120305-.
[14]	王思远,梁思思,李琨,叶明远. 一种应用于高精度ADC的可编程增益放大器的设计[J]. 电子与封装, 2024, 24(10): 100305-.
[15]	单光宝;凡翔;郑彦文;曹会华. 基于Chiplet的三维集成计算与存储架构^*[J]. 电子与封装, 2024, 24(9): 90201-.