利用HOP模型提高布线速度

doi:10.16257/j.cnki.1681-1070.2017.0097

电子与封装 ›› 2017, Vol. 17 ›› Issue (8): 21 -24. doi: 10.16257/j.cnki.1681-1070.2017.0097

利用HOP模型提高布线速度

惠锋¹，许晨瑞¹，胡凯²

1.无锡中微亿芯有限公司，江苏无锡 214072；2.中国电子科技集团公司第五十八研究所，江苏无锡 214072

出版日期:2017-08-20 发布日期:2017-08-20
作者简介:惠锋(1977—), 男，江苏无锡人，本科学历，软件工程师，现从事EDA软件领域工作。

Improvement of Routing Speed Using HOP Model

HUI Feng¹, XU Chenrui¹, HU Kai²

1. WuXiZhongWeiYiXinCo., Ltd, Wuxi 214072, China; 2. China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214072, China

Online:2017-08-20 Published:2017-08-20

摘要/Abstract

摘要： 随着FPGA规模的不断扩大,基于千万门级FPGA芯片开发的用户设计,如何快速有效地完成布线,提高布线效率是一个关键问题。该文在探路算法的基础上利用HOP模型来提高布线速度,减少了布线运行时间。

关键词: 布线, HOP, 探路算法

Abstract: The increasing expansion of logic resources on 10M-gate FPGA-based ICs is posing new challenge to routing efficiency. In the paper, HOP model based on PathFinder algorithm is used to improve the routing efficiency.

Key words: route, HOP, PathFinder algorithm

中图分类号:

TN791

惠锋，许晨瑞，胡凯. 利用HOP模型提高布线速度[J]. 电子与封装, 2017, 17(8): 21 -24.

HUI Feng, XU Chenrui, HU Kai. Improvement of Routing Speed Using HOP Model[J]. Electronics & Packaging, 2017, 17(8): 21 -24.

[1]	王伶俐，杨萌，周学功.深亚微米FPGA结构与CAD设计[M].北京：电子工业出版社，2008：51-104.
[2]	Larry McMurchie, Carl EBeling. Dept of Computer Science and Engineering University of Washington, WA，PathFInder: A Negotiation-Based Performance-Driven Route For FPGAs[M]. Field Programmable Gate Arrays, 1995.
[3]	Xilinx公司.Virtex-5 User Guide[P].Xilinx公司用户手册UG190(V2.1).
[4]	Xilinx公司. Achieve Higher Performance with Virtex-5 FPGAs[P]. Xcell Journal(59),2006:9-10.
[5]	Xilinx公司.使用Virtex-5系列FPGA 获得更高系统性能[P]. Xilinx白皮书WP245.
[6]	Xilinx公司. ASMBL创新下一代平台FPGA[J]. 今日电子, 2004, (5): 28-29.

[1]	王刚, 赵心然, 尹宇航, 夏晨辉, 周超杰, 袁渊, 王成迁. 基于分形结构的天线设计及天线-芯片一体化射频组件制造工艺[J]. 电子与封装, 2023, 23(8): 80402-.
[2]	钟毅, 江小帆, 喻甜, 李威, 于大全. 芯片三维互连技术及异质集成研究进展^*[J]. 电子与封装, 2023, 23(3): 30102-.
[3]	张政楷,戴飞虎,王成迁. 先进封装RDL-first工艺研究进展[J]. 电子与封装, 2023, 23(10): 100205-.
[4]	朱喆,黄陈欢,李林森,刘俊夫. 基于陶瓷衬底的薄膜再布线工艺及组装可靠性研究[J]. 电子与封装, 2023, 23(10): 100208-.
[5]	惠锋;谢尚銮. 基于初始解优化的FPGA布线方法[J]. 电子与封装, 2022, 22(8): 80304-.
[6]	虞健;周洋洋;王新晨. 正态分布评价方式的布局拥挤度优化方法[J]. 电子与封装, 2021, 21(7): 70302-.
[7]	陈力;杨晓锋;于大全. 玻璃通孔技术研究进展^*[J]. 电子与封装, 2021, 21(4): 40101-.
[8]	党宁,潘效飞,龚平. 智能功率模块中绝缘铝基板可靠性提升设计研究[J]. 电子与封装, 2021, 21(1): 10401-.
[9]	王淑芬，史冬霞，桂江华. 深亚微米SOI工艺SoC设计中天线效应的消除[J]. 电子与封装, 2020, 20(4): 40402-.
[10]	蔡宏瑞,范继聪,徐彦峰,闫华,胡凯. 基于VPR的FPGA架构建模研究[J]. 电子与封装, 2020, 20(12): 120303-.
[11]	李光, 谢达, 董宜平, 胡凯. 基于Virtex5的FPGA全覆盖五倍线确定性布线测试[J]. 电子与封装, 2018, 18(5): 15-18.
[12]	刘沛文^1,2，付宇卓¹，董宜平². FPGA开关盒数学模型的研究[J]. 电子与封装, 2018, 18(2): 32-36.
[13]	董宜平，谢文虎，李　光. 基于Virtex 4 FPGA的全覆盖二倍线内建自测试[J]. 电子与封装, 2017, 17(1): 19-23.
[14]	胡　凯，谢　达，刘　彤，张艳飞，单悦尔. FPGA中开关矩阵的研究[J]. 电子与封装, 2016, 16(11): 23-26.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

利用HOP模型提高布线速度

Improvement of Routing Speed Using HOP Model

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献 6

相关文章 14

编辑推荐

Metrics

本文评价