|
|
一种半导体探测器气密性封装结构和工艺优化
丁荣峥1，马国荣2，张玲玲3，邵 康4
结构和工艺设计优化已经成为封装必不可少的步骤。随着探测器封装尺寸越来越小以及可靠性要求的不断提高，气密性封装结构向表面贴装、超薄型、芯片与封装体面积比更高的方向转变，封装结构和封装工艺的设计成为可靠性、成品率和成本的关键。骑跨式贴片半导体辐射探测器陶瓷封装中，存在芯片粘接衬底、密封环、引脚与HTCC陶瓷件钎焊处有Ag72Cu28焊料堆积、爬行的现象，以及芯片的Au80Sn20焊接层存在空洞大而又无法通过X射线照相或芯片粘接的超声检测来筛选剔除不合格的问题，分析原因并通过优化封装结构、改进封装工艺等解决封装的质量和可靠性。实际生产结果表明，结构优化、工艺改进有效地简化了外壳结构，减少了制造工序步骤，并提高了芯片烧结质量和成品率，降低了封装成本。
X
丁荣峥1，马国荣2，张玲玲3，邵 康4. 一种半导体探测器气密性封装结构和工艺优化[J]. 电子与封装, 2017, 17(12): 1-4.
DING Rongzheng1,MA Guorong2,ZHANG Lingling3,SHAO Kang4. The Hermetic Package Structure and Packaging Process Optimization of a Semiconductor Detector[J]. Electronics and Packaging, 2017, 17(12): 1-4.
|
|
|
基板非圆过孔的信号完整性和电源完整性研究
刘 琦，刘卫东，陈兴隆，王昕捷
随着科技的发展，半导体芯片的电源电压越来越小，电流越来越大，信号速度越来越高，从而导致电源完整性和信号完整性问题日益突出。对于一个电子系统来说，其电源完整性问题和互连的信号完整性问题来源包括芯片晶圆、封装、连接器、背板等，封装的电源完整性问题和信号完整性问题必须引起足够的重视。基板类封装中，过孔作为信号网络不同层之间的连接通道，其设计不当往往会造成严重的电源完整性问题和信号完整性问题。针对一种非圆形过孔应用于基板的电源完整性和信号完整性进行了研究，并对应用背景以及使用圆形过孔对其等效进行了探讨。
X
刘 琦，刘卫东，陈兴隆，王昕捷. 基板非圆过孔的信号完整性和电源完整性研究[J]. 电子与封装, 2017, 17(12): 5-8.
LIU Qi,LIU Weidong,CHEN Xinglong,WANG Xinjie. The Development of Signal Integrity and Power Integrity for Via of Package Substrate[J]. Electronics and Packaging, 2017, 17(12): 5-8.
|
|
|
一种3层无芯基板制造过程及翘曲变形模拟和机理分析
李茂源1，刁思勉2，刘家欢1，邓天正雄1，李 阳1
制造与装配过程的翘曲问题是应用无芯基板最大的挑战之一，其主要原因是不同材料间热机械性能不匹配所造成的。介绍了一种3层无芯基板的制造过程，并利用有限元软件ABAQUS6.10对该过程进行了模拟。通过对模拟结果与实验测试结果的对比，再对翘曲变形的机理进行分析，对比了不同因素对翘曲变形大小的影响，对减少翘曲变形给出了有效的工艺设计建议。
X
李茂源1，刁思勉2，刘家欢1，邓天正雄1，李 阳1. 一种3层无芯基板制造过程及翘曲变形模拟和机理分析[J]. 电子与封装, 2017, 17(12): 9-13.
LI Maoyuan1,DIAO Simian2,LIU Jiahuan1,DENG Tianzhengxiong1，LI Yang1. A Manufacturing Process and Warpage Simulation of Three-layers Coreless Substrate[J]. Electronics and Packaging, 2017, 17(12): 9-13.
|
|
|
基于V93000 ATE的大电流测试方法研究
赵 桦，王建超
在当今超大规模集成电路的设计中，特别是在系统芯片SOC设计中，大电流电路已经非常普遍。实现对大电流电路的测试是集成电路测试中一个十分重要的内容。V93000集成电路测试系统是一款可扩展型平台，它集合了数字测试、模拟测试和射频测量等资源。通用性的电源供电资源可实现最大到100 A的电流测试。
X
赵 桦，王建超. 基于V93000 ATE的大电流测试方法研究[J]. 电子与封装, 2017, 17(12): 14-17.
ZHAO Hua,WANG Jianchao. Research on Testing Large Current Based on the V93000 ATE[J]. Electronics and Packaging, 2017, 17(12): 14-17.
|
|
|
运放电路在测试系统中的应用
王金萍，吴熙文
硬件芯片的功能、可靠性和稳定性至关重要，使得硬件测试越来越受到重视。在测试过程中为提高测试的精度和稳定性，会在测试芯片外围电路的基础上根据不同芯片的测试难点增加测试辅助电路，运放电路是其中较为常见的测试辅助电路。根据各运放电路的特点与功能，分别描述和研究了在遇到测试难点时运算放大器、电压跟随器和电压比较器在测试系统中的应用，从而有效提高了测试精度。
X
王金萍，吴熙文. 运放电路在测试系统中的应用[J]. 电子与封装, 2017, 17(12): 18-22.
WANG Jinping,WU Xiwen. Application of Operational Amplifier Circuit in Test System[J]. Electronics and Packaging, 2017, 17(12): 18-22.
|
|
|
一种改进型盲过采样时钟数据恢复电路
高 宁，桂江华，吴 江
设计一种改进型盲过采样时钟数据恢复电路。电路主要由并行过采样、滤波整形、鉴相编码和数据选择等模块组成。提出的滤波整形电路可以有效改善采样数据流，让电路拥有更高的抑制噪声和干扰的能力。与鉴相编码电路组合工作，可以使整个时钟数据恢复电路的误码率更低，相位锁定时间更短。
X
高 宁，桂江华，吴 江. 一种改进型盲过采样时钟数据恢复电路[J]. 电子与封装, 2017, 17(12): 23-25.
GAO Ning,GUI Jianghua,WU Jiang. A Improved Blind Oversampling Clock and Data Recovery Circuit[J]. Electronics and Packaging, 2017, 17(12): 23-25.
|
|
|
面向无线传感器网络的ECC身份认证的设计
吉 兵，王兆尹，范 炯
无线传感器网络的数据传输存在着诸多安全威胁。为了满足无线传感器网络对于信息源身份认证的需求，在TelosB平台上外接CycloneII-EP2C5T144最小系统板，设计并实现了基于ECC加密算法的身份认证系统。对ECC模块的底层运算单元采用并行处理的方法进行了优化设计。实验结果表明，优化设计后的认证速度相比传统设计方法提高了近一倍。
X
吉 兵，王兆尹，范 炯. 面向无线传感器网络的ECC身份认证的设计[J]. 电子与封装, 2017, 17(12): 26-29.
JI Bing,WANG Zhaoyin,FAN Jiong. Design of Identity Authentication Based on ECC for Wireless Sensor Networks[J]. Electronics and Packaging, 2017, 17(12): 26-29.
|
|
|
一种低温度系数高电源抑制比带隙基准
奚冬杰，杜士才
提出了一种基于基极电流补偿的具有低温度系数和高电源抑制比的带隙基准电压源结构，通过消除三极管基极电流对基准输出电压温度系数的影响，有效降低了基准的温漂系数，同时通过自偏置电流镜结构和滤波电容提高了基准在全频段的电源抑制比(PSRR)。Cadence中利用TSMC 0.18 μm工艺进行的仿真结果表明，在-55～125℃的温度范围内，得到9.1×10-6/℃的温漂系数，低频时的电源抑制比达到-80 dB。
X
奚冬杰，杜士才. 一种低温度系数高电源抑制比带隙基准[J]. 电子与封装, 2017, 17(12): 30-33.
XI Dongjie,DU Shicai. A Low Temperature Coefficient and High PSRR Bandgap Voltage Reference Source[J]. Electronics and Packaging, 2017, 17(12): 30-33.
|
|
|
基于无线充电QI标准的2FSK解调设计
赵 海，王聪颖，舒文丽，陈远明
分析了无线充电QI标准中2FSK信号的调制模式、载波频率等方面的特点。针对该种信号，提出并实现了一种2FSK信号数字解调的新方法。该方法抛弃信号频率本身的特征，而通过多周期信号的测量宽度之和的变化来反映频率的变化。首先通过一固定频率对输入信号周期宽度进行测量并求和，然后将该和值进行去直流、平滑等处理，从而提取其中的频率变化特征以便于后期解码处理。在最终的FPGA实现中，该方法可以通过2 MHz的频率检测出周期相差32 ns的两种信号的频率变化情况。
X
赵 海，王聪颖，舒文丽，陈远明. 基于无线充电QI标准的2FSK解调设计[J]. 电子与封装, 2017, 17(12): 34-37.
ZHAO Hai,WANG Congying,SHU Wenli,CHEN Yuanming. 2FSK Demodulation Design Based on Wireless Charging QI Standard[J]. Electronics and Packaging, 2017, 17(12): 34-37.
|
|
|
一款内置独立LDO的马达驱动电路熔丝修调方法
谈建峰，裴仁国
作为新一代集成电路稳压器，LDO以其成本低、噪音低、静态电流小、纹波抑制比高等特点被广泛应用于各种供电系统中。介绍了一款内置独立LDO的马达驱动电路，并通过LDO熔丝的修调介绍了几种常用的熔丝修调方法和注意事项。
X
谈建峰，裴仁国. 一款内置独立LDO的马达驱动电路熔丝修调方法[J]. 电子与封装, 2017, 17(12): 38-41.
TAN Jianfeng,PEI Renguo. Test Method for a Motor Drive Circuit with an Independent LDO[J]. Electronics and Packaging, 2017, 17(12): 38-41.
|
|
|
40 nm工艺SRAM型FPGA总剂量辐射效应研究
徐玉婷1，孙 静1，郭俊杰2，闫 华1
对自主研发的40 nm工艺SRAM型FPGA电路的抗总剂量辐射能力进行摸底试验和分析。试验表明，采用普通商用40 nm工艺未做加固的FPGA电路抗总剂量辐射能力可达100 krad(Si)，说明普通商用40 nm工艺本身具有一定的抗总剂量性能。同时验证了总剂量辐射引起的器件参数退化随栅氧化层厚度的减薄而下降。
X
徐玉婷1，孙 静1，郭俊杰2，闫 华1. 40 nm工艺SRAM型FPGA总剂量辐射效应研究[J]. 电子与封装, 2017, 17(12): 42-44.
XU Yuting1,SUN Jing1,GUO Junjie2,YAN Hua1. Total Ionizing Dose Radiation Effects Test and Research of SRAM Type FPGA Based on 40 nm Process[J]. Electronics and Packaging, 2017, 17(12): 42-44.
|
|
|
深亚微米SOI工艺的输出结构ESD研究
高国平，黄登华
SOI（Silicon-On-Insulator）是一种在未来很有竞争优势的工艺技术，但由于其与体硅工艺结构上的不同，给其ESD设计带来了额外的挑战。通过串联的NMOS管来提高输出管的触发电压，以提升输出缓冲器的ESD能力。
X
高国平，黄登华. 深亚微米SOI工艺的输出结构ESD研究[J]. 电子与封装, 2017, 17(12): 45-47.
GAO Guoping,HUANG Denghua. Improved ESD Characteristics of Output Buffer in Deep Sub-Micron SOI Technology[J]. Electronics and Packaging, 2017, 17(12): 45-47.
|
|
