|
|
光窗封接工艺对光电外壳抗强冲击影响的研究
杨 拓，江德凤，王彬彬
通过对三种光窗封接工艺的对比分析，探索了怎样提高带光窗光电外壳的抗强冲击能力。运用有限元软件ANSYS分析MBCY009-W8W的局部封接工艺、高温封接工艺、低温钎焊工艺及其存在微裂纹对抗强冲击能力的影响。按GJB548B-2005方法2002.1对样品进行机械冲击试验，结果表明低温钎焊工艺很好地满足抗强冲击的要求，研究在有强冲击载荷要求的光窗封接上有潜在的应用价值。
X
杨 拓，江德凤，王彬彬. 光窗封接工艺对光电外壳抗强冲击影响的研究[J]. 电子与封装, 2017, 17(11): 1-5.
YANG Tuo,JIANG Defeng,WANG Binbin. Research on Improving the Anti Shock Ability of Photoelectric Shell with Light Window[J]. Electronics and Packaging, 2017, 17(11): 1-5.
|
|
|
无压惰性气氛银烧结层空洞率影响因素研究*
李聪成1,2，滕鹤松1,2，王玉林1,2，徐文辉1,2，牛立刚1,2，彭 浩1,2
在SiC功率模块的封装中，银烧结技术被认为是连接芯片到基板最为合适的技术。裸铜表面无压银烧结技术无需在芯片表面施加压力，降低芯片损伤风险；基板铜层无需贵金属镀层，提高了烧结层的可靠性，降低了材料成本。对裸铜表面无压银烧结技术展开研究，对于6.3 mm×6.3 mm及以下面积的芯片得到了空洞情况良好的烧结层。对影响烧结层空洞率的因素进行了研究，分析了芯片面积、烧结温度曲线、抽真空步骤和贴片质量对烧结层空洞率的影响。
X
李聪成1,2，滕鹤松1,2，王玉林1,2，徐文辉1,2，牛立刚1,2，彭 浩1,2. 无压惰性气氛银烧结层空洞率影响因素研究*[J]. 电子与封装, 2017, 17(11): 6-9.
LI Congcheng1,2,TENG Hesong1,2,WANG Yulin1,2,XU Wenhui1,2,,NIU Ligang1,2,PENG Hao1,2. The Research of Factors Affecting Void Ratio in Pressureless Silver Sintering Layer[J]. Electronics and Packaging, 2017, 17(11): 6-9.
|
|
|
基于ATE的SRAM测试
奚留华
随着集成电路技术的飞速发展，SRAM的应用越来越广泛，其测试技术也得到了广泛的重视和研究。简要介绍了SRAM的重要组成部分，提出了一种ATE对SRAM测试的方法。SRAM的测试有功能测试、直流参数测试、交流参数测试，功能测试和交流参数测试对存储器来说是至关重要的。以IS61LV51216-10TLI为例，其功能测试是通过UltraEdit软件编辑生成测试码，对被测器件各个不同存储单位进行读写操作，以检查其功能。主要论述了SRAM功能及交流参数的测试关键技术及其注意事项。
X
奚留华. 基于ATE的SRAM测试[J]. 电子与封装, 2017, 17(11): 10-14.
XI Liuhua. SRAM Testing Based on ATE[J]. Electronics and Packaging, 2017, 17(11): 10-14.
|
|
|
LDO芯片CP通用测试方法研究
唐彩彬,张凯虹
介绍了LDO（线性稳压器）的通用测试方法。基于长川CTA8280测试系统，通过对芯片CP（圆测试）要求进行分析，设计了某款LDO芯片的测试外围，实现了对该LDO芯片功能与性能的测试。该方案能够作为通用测试方法供LDO芯片测试设计参考。
X
唐彩彬,张凯虹. LDO芯片CP通用测试方法研究[J]. 电子与封装, 2017, 17(11): 15-18.
TANG Caibin,ZHANG Kaihong. Research on General CP Test Method of LDO Chip[J]. Electronics and Packaging, 2017, 17(11): 15-18.
|
|
|
基于SiGe BiCMOS工艺的射频ESD电路设计
吴舒桐，张甘英
随着射频电路工作频率的不断升高，ESD已经成为了影响电路可靠性和射频电路性能的重要因素。针对高速射频电路，设计了高速I/O口ESD防护电路和电源到地的箝位电路，并采用斜边叉指型二极管进行版图和性能优化。采用Jazz 0.18 μm SiGe BiCMOS工艺对该ESD防护电路进行设计和流片。经过测试得到，ESD保护电压最高可达到3000 V。更改二极管叉指数取得更高的ESD防护级别，改进后保护电压最高可达到4500 V。
X
吴舒桐，张甘英. 基于SiGe BiCMOS工艺的射频ESD电路设计[J]. 电子与封装, 2017, 17(11): 19-22.
WU Shutong,ZHANG Ganying. Design of RF ESD Circuits Based on SiGe BiCMOS Technology[J]. Electronics and Packaging, 2017, 17(11): 19-22.
|
|
|
一种数字高精度秒脉冲生成方法
赵 海，吕超英，梅 平
提出了一种高精度的秒脉冲生成方法，依据晶体的温度特性，采用分段拟合的方法估算晶振误差。在不同工作温度下对振荡频率进行时间补偿，产生高精度秒脉冲信号。该方法可应用于低功耗SoC的实时时钟设计中。
X
赵 海，吕超英，梅 平. 一种数字高精度秒脉冲生成方法[J]. 电子与封装, 2017, 17(11): 23-25.
ZHAO Hai,LV Chaoying,MEI Ping. A Digital High Precision Pulses Generation Method[J]. Electronics and Packaging, 2017, 17(11): 23-25.
|
|
|
四通道数字隔离器设计
程 淩，李 全，李 娟
片上变压器是使用MEMS技术制造的电感线圈。传统的隔离通讯设备采用的是分立式元件，体积大、功耗高并且不利于集成在同一个管壳内。片上变压器则可以克服传统隔离设备的缺点，具有高耦合系数、低功耗以及可集成等特性，在应用上具有非常明显的优势。基于片上变压器，设计了一款四通道数字隔离器，可以传输90 Mbps的数字信号，使用SMIC公司0.18 μm BCD工艺作为流片工艺并成功流片。芯片工作范围为3～5 V，工作温度范围为-40～+125℃，传输延迟达到40 ns，数据传输速率为DC-90 Mbps。
X
程 淩，李 全，李 娟. 四通道数字隔离器设计[J]. 电子与封装, 2017, 17(11): 26-29.
CHENG Ling,LI Quan,LI Juan. Design of Four-Channel Digital Isolators[J]. Electronics and Packaging, 2017, 17(11): 26-29.
|
|
|
应用于高压接口电路的SCR ESD保护研究
曹燕杰，王燕婷
SCR是ESD保护器件中最具有面积优势的一种。提出一种应用于高压接口电路的SCR ESD保护结构，同时避免了发生闩锁的风险。采用0.5 μm BCD工艺设计，可达8000 V人体模型ESD能力，其维持电压可以达到28 V以上。
X
曹燕杰，王燕婷. 应用于高压接口电路的SCR ESD保护研究[J]. 电子与封装, 2017, 17(11): 30-32.
CAO Yanjie,WANG Yanting. SCR Structure for High-Voltage Interface′s ESD Protection in BCD Process[J]. Electronics and Packaging, 2017, 17(11): 30-32.
|
|
|
FPGA上电复位过程的存储单元读写检测方法
耿 杨1，谢 杰2，徐玉婷1，张胜广2
基于FPGA技术，提出了一种关于FPGA上电复位过程的存储单元读写检测方法。该方法能够在FPGA上电复位的过程中较早地检测出芯片中心的控制电路和若干级buffer的驱动能力是否足以控制所有存储单元的读写。
X
耿 杨1，谢 杰2，徐玉婷1，张胜广2. FPGA上电复位过程的存储单元读写检测方法[J]. 电子与封装, 2017, 17(11): 33-35.
GENG Yang1,XIE Jie2,XU Yuting1,ZHANG Shengguang2. A Method of Reading and Writing of Memory Cells in the Process of Power Reset on FPGA[J]. Electronics and Packaging, 2017, 17(11): 33-35.
|
|
|
11～12 GHz单电源GaN微波功率放大模块研制
嵇妮娅，汤茗凯，唐世军
报告了采用凹槽栅场板结构的GaN微波功率HEMT管芯，优化了场板结构和工艺参数，制作了0.8 mm和2.4 mm栅宽的管芯。采用该管芯制作了两级放大的功率模块，该模块匹配电路制作在380 μm厚的Al2O3陶瓷基片上，匹配电容制作在180 μm厚的高介电常数的陶瓷基片上。电感采用25 μm直径的金丝拟合，电路结构采用单电源结构。该模块在11～12 GHz、28 V工作电压下，饱和输出功率达到了8 W，功率增益为12 dB，功率附加效率(PAE)为30%，实现了低电流、高效、高可靠性、可实用的功率模块。该模块是迄今为止采用单电源结构频率最高的GaN功率模块。
X
嵇妮娅，汤茗凯，唐世军. 11～12 GHz单电源GaN微波功率放大模块研制[J]. 电子与封装, 2017, 17(11): 36-38.
JI Niya,TANG Mingkai,TANG Shijun. The Development of an 11～12 GHz GaN Microwave Power Amplifier Module of Single Power Supply[J]. Electronics and Packaging, 2017, 17(11): 36-38.
|
|
|
掩模图形切割方式对曝光时间的影响研究
张 鹏，魏晓群，胡 超
掩模生产过程中，数据处理为至关重要的一环，利用专用数据处理软件，将客户设计的图形数据进行图形分割后转换成满足不同曝光机台的数据格式。通过调整数据处理软件的相关参数来研究对激光束曝光机、电子束曝光机曝光数据图形切割方式（fracture）的影响。通过实验数据确认图形切割方式的改变对两种曝光机台曝光时间的影响，最后通过合理优化参数值，在保证图形稳定性的同时，缩短曝光机台曝光时间，达到提升生产效率的目的。
X
张 鹏，魏晓群，胡 超. 掩模图形切割方式对曝光时间的影响研究[J]. 电子与封装, 2017, 17(11): 39-43.
ZHANG Peng,WEI Xiaoqun,HU Chao. Influence of Mask Pattern Cutting Mode on Exposure Time[J]. Electronics and Packaging, 2017, 17(11): 39-43.
|
|
|
栅氧化方式对NMOS器件总剂量电离效应的影响
刘佰清，刘国柱，吴健伟，洪根深，郑若成
基于抗辐射0.6 μm CMOS工艺，对5 V/20 Vamp;LV/HV NMOS器件进行了总剂量加固结构设计，并采用叠栅氧工艺成功制备了抗总剂量能力≥500 krad(Si)高低压兼容的NMOS器件。重点研究了不同的栅氧化工艺对NMOS器件总剂量辐射电离效应的影响作用。研究发现，在抗总剂量电离能力方面，湿法氧化工艺优于干法氧化工艺：即当栅氧厚度小于12.5 nm时，LVNMOS器件因总剂量电离效应引起的阈值电压漂移ΔVtn受栅氧化方式的影响甚小；当栅氧厚度为26 nm时，HVNMOS器件因总剂量电离效应引起的阈值电压漂移ΔVtn受栅氧化方式及工艺温度的影响显著。在500 krad(Si)条件下，采用850℃湿氧+900℃干氧化方式的HVNMOS器件阈值电压漂移ΔVtn比采用800℃湿氧氧化方式的高2倍左右。
X
刘佰清，刘国柱，吴健伟，洪根深，郑若成. 栅氧化方式对NMOS器件总剂量电离效应的影响[J]. 电子与封装, 2017, 17(11): 44-48.
LIU Baiqing,LIU Guozhu,WU Jianwei,HONG Gensheng,ZHENG Ruocheng. The Effect of Oxidation Methods on TID Radiation[J]. Electronics and Packaging, 2017, 17(11): 44-48.
|
|
