|
|
后摩尔时代的技术创新
许居衍;黄安君
从半导体技术与架构分类的角度出发，在科技范式的高度揭示了后摩尔时代百花斗艳的创新图象。基于硅CMOS技术和冯·诺依曼计算架构所形成的“硅-冯”范式，仍将长期主导电子信息产业的发展，但创新主体已从技术转向架构。与此同时，在冯氏架构下，探索类同硅CMOS的器件技术创新（“类硅”模式）和采用硅CMOS技术模拟脑神经的非冯架构创新（“类脑”模式）也在应用推动下得到快速发展。现行架构下的新兴技术创新和现行技术下的新兴架构创新终将迎来技术与架构全新的颠覆性创新（“新兴”范式），从而再一次回归到物理基础创新。
X
许居衍;黄安君. 后摩尔时代的技术创新[J]. 电子与封装, 2020, 20(12): 120101-.
XU Juyan, HUANG Anjun. TechnologicalInnovation in the Post-Moore Law Period[J]. Electronics and Packaging, 2020, 20(12): 120101-.
|
|
|
DDR3堆叠键合组件的信号完整性分析与优化
曾燕萍;张景辉;王梦雅;孙晓冬;曹春雨
对一种DDR3芯片堆叠键合的内存组件的封装和基板设计进行信号完整性分析和优化。采用在等效电路模型上进行参数扫描的方法，对基板DDR3传输线的分段阻抗和延时进行参数优化。结果表明，优化阻抗和延时的设计可使信号眼高增加，从而改善信号质量，其原因与容性负载补偿有关。从信号波形眼图和时序分析结果可知，该设计符合JEDEC标准。
X
曾燕萍;张景辉;王梦雅;孙晓冬;曹春雨. DDR3堆叠键合组件的信号完整性分析与优化[J]. 电子与封装, 2020, 20(12): 120201-.
ZENG Yanping, ZHANG Jinghui, WANG Mengya, SUN Xiaodong, CAO Chunyu. Signal Integrity Analysis and Optimization ofDDR3 Stacked Bonding Module[J]. Electronics and Packaging, 2020, 20(12): 120201-.
|
|
|
PTC封装结构热管理模拟研究*
张墅野;杜轩宇;林铁松;何鹏
PTC发热元件因其恒温发热能力和安全性逐渐取代传统金属发热元件，在汽车空调等领域拥有广阔的应用前景。但用于PTC发热元件封装结构的硅胶粘剂热导率极低，导致封装结构散热能力较差，元件工作温度高，这会对元件功率和寿命产生不利影响。因此，对PTC发热元件封装结构进行热管理研究有着很强的必要性。利用COMSOL Multiphysics模拟仿真软件对PTC封装结构进行了热管理模拟计算，通过不同参数下结构温度分布研究了BaTiO3陶瓷分布阵列、胶层厚度、胶体热导率和冷却条件对PTC封装结构散热能力的影响。模拟结果显示，BaTiO3陶瓷3×3分布阵列相比于9×1阵列而言，可使PTC封装结构具有更高的散热能力；胶体热导率越高、胶层厚度越小、冷却液流速越快、封装结构散热能力越强，而冷却液温度对封装结构散热无明显影响。最后结合理论分析，提出了提高封装散射结构的新方案，即将BaTiO3陶瓷9×1分布阵列改为3×3阵列，使用更高热导率的硅胶，减小胶层厚度，提高冷却液流速。新方案可提高封装结构散热能力，进而提高发热元件功率和寿命。
X
张墅野;杜轩宇;林铁松;何鹏. PTC封装结构热管理模拟研究*[J]. 电子与封装, 2020, 20(12): 120202-.
ZHANG Shuye, DU Xuanyu, LIN Tiesong, HE Peng. Thermal Management Simulation of PTC Package Structure[J]. Electronics and Packaging, 2020, 20(12): 120202-.
|
|
|
基于弹性连接器的板级垂直互连技术
王辉;徐榕青;董乐;李阳阳;庞婷
垂直互连技术具有互连路径短、平面空间占用少等优点，是实现电子系统微型化的一种重要互连方式。设计了一种由导电硅橡胶和金属底盘组成的弹性连接器结构，它通过弹性压接方式直接实现基板与封装电路之间的信号传输。通过相应的试验测试，该弹性连接器在0~18 GHz频段内插损优于2 dB，在18~40 GHz频段内插损优于5 dB，且在0~40 GHz频段内驻波小于2，基本满足射频互连的使用要求。
X
王辉;徐榕青;董乐;李阳阳;庞婷. 基于弹性连接器的板级垂直互连技术[J]. 电子与封装, 2020, 20(12): 120203-.
WANG Hui, XU Rongqing, DONG Le, LI Yangyang, PANG Ting. Board-level Vertical Interconnection Based on Elastic Connector[J]. Electronics and Packaging, 2020, 20(12): 120203-.
|
|
|
2.5D器件中硅通孔结构设计
赵文中;樊帆;林鹏荣;谢晓辰;杨俊
通过ANSYS有限元仿真技术对2.5D器件中的硅通孔结构进行结构设计、仿真分析。通过对比仿真结果，得出更适用于宇航用高低温循环场景下的硅通孔结构。首先通过对比热循环载荷条件下不同2.5D器件中硅通孔结构的热力学性能；其次选取不同的封装材料对硅通孔结构进行建模，研究不同硅通孔模型中的应力集中行为，并对其长期可靠性进行分析；最终得到更适用于宇航环境的2.5D器件的硅通孔结构。
X
赵文中;樊帆;林鹏荣;谢晓辰;杨俊. 2.5D器件中硅通孔结构设计[J]. 电子与封装, 2020, 20(12): 120204-.
ZHAO Wenzhong, FAN Fan, LIN Pengrong, XIE Xiaochen, YANG Jun. The Structure Design ofThrough Silicon Via in 2.5D Devices[J]. Electronics and Packaging, 2020, 20(12): 120204-.
|
|
|
一种宽范围输入电压的驱动电路设计
张艳飞;曹正州
设计了一种具有宽范围输入电压的驱动电路，作为BUCK型DC-DC电源芯片的功率开关管和同步整流管的驱动。采用高压深N阱隔离技术实现了宽范围电压的输入；采用自适应死区时间控制，实现了功率开关管和同步整流管的岔开导通，从而降低了功耗。该电路基于UMC 0.25 μm 5~100 V 2P5M BCD工艺完成设计，仿真结果表明，输入电源电压范围为5 ~100 V；信号HO的下降沿到LO上升沿的延迟时间为75 ns，LO的下降沿到HO上升沿的延迟时间为71 ns；高边驱动的上拉电流和下沉电流最大值分别为2.17 A和2.33 A，低边驱动的上拉电流和下沉电流最大值分别为2.83 A和3.21 A。
X
张艳飞;曹正州. 一种宽范围输入电压的驱动电路设计[J]. 电子与封装, 2020, 20(12): 120301-.
ZHANG Yanfei, CAO Zhengzhou. A Design of DriverCircuit with Wide Input Voltage[J]. Electronics and Packaging, 2020, 20(12): 120301-.
|
|
|
柔性透明屏LED驱动芯片设计
夏云汉;李鸣晓;范学仕
通过分析柔性透明屏的特点，并结合实际应用环境，采用单线级联的方式设计LED驱动芯片。在LED应用系统中，每个LED芯片所能驱动的单元灯数目有限，由于柔性透明LED屏作用于显示领域时，具有规模大的特点，在设计其驱动电路时，就必须对LED驱动芯片进行串接，从而驱动更多的单元灯。设计了LED驱动芯片的总体架构，并着重设计了驱动芯片中的数字控制模块，采用模块划分的方法设计其电路。划分了芯片的各个模块并确立了各模块之间的连接关系，制定了数字控制模块部分的实现方式，进行了子模块的方案设计，包括归零码译码和采集模块、串并转换模块、坏点检测模块等。同时用硬件描述语言实现子模块的功能设计并进行仿真验证，最终可利用数字控制模块配合芯片总体架构实现LED驱动芯片串接的功能，满足了柔性透明屏等大规模系统的要求。
X
夏云汉;李鸣晓;范学仕. 柔性透明屏LED驱动芯片设计[J]. 电子与封装, 2020, 20(12): 120302-.
XIA Yunhan, LI Mingxiao, FAN Xueshi. Design of LEDDriver Chip for Flexible Transparent Screen[J]. Electronics and Packaging, 2020, 20(12): 120302-.
|
|
|
基于VPR的FPGA架构建模研究
蔡宏瑞,范继聪,徐彦峰,闫华,胡凯
在FPGA设计过程中，架构建模评估为重要的一环。架构建模是指对于给定的特定类型FPGA，对其每一个子模块，例如可配置逻辑块、开关块、布线通道等，进行语言描述。将FPGA架构抽象化之后，计算机软件能基于建模文件提取参数和信息，做布局布线分析。VPR为一个开源的布局布线工具。使用VPR工具进行试验，对于架构属性进行评估，根据评估的结果，能够得知在不同参数下的性能好坏，在实际运用中，对于不同的用户需求提供一个架构设定的方向。
X
蔡宏瑞,范继聪,徐彦峰,闫华,胡凯. 基于VPR的FPGA架构建模研究[J]. 电子与封装, 2020, 20(12): 120303-.
CAI Hongrui, FAN Jicong, XU Yanfeng, YAN Hua, HU Kai. Research of FPGA Architecture Modelling Basedon VPR[J]. Electronics and Packaging, 2020, 20(12): 120303-.
|
|
|
嵌入式温度模块设计
秦拴宝;殷华文
基于Cortex-M3内核STM32F100C8T6单片机设计了一种嵌入式温度模块。模块有4路热电阻测温电路，能够实现对Pt100、Cu50等热电阻的温度检测；有2路热电偶测温电路，采用新型热电偶芯片MAX31855实现K型、J型等8种热电偶的温度检测；有4路模拟量输入电路和2路模拟量输出电路。温度模块使用SPI总线和智能控制器主CPU通信，SPI通讯利用芯片SI8441进行光电隔离。ADC电路使用嵌入式处理器的12位分辨率转换电路；DAC电路基于PWM波调制原理通过XTR111芯片输出分辨率为0.05%的4~20 mA电流。供电部分采用DC-DC隔离电源模块，组成全隔离信号系统和供电系统。经测试，温度模块对热电阻、热电偶信号的采集误差小于0.1 ℃。
X
秦拴宝;殷华文. 嵌入式温度模块设计[J]. 电子与封装, 2020, 20(12): 120304-.
QIN Shuanbao, YIN Huawen. Designof Embedded Temperature Module[J]. Electronics and Packaging, 2020, 20(12): 120304-.
|
|
|
可编程多级级联积分梳状内插滤波器的设计
范晓捷;王祖锦;张甘英;朱夏冰;万书芹
从原理上分析了级联积分梳状滤波器(CIC滤波器)的特点，及主要参数对滤波器性能的影响。设计了多级级联CIC内插滤波器，利用“剪除”理论对每一级的输出位宽进行有效截取，在满足设计精度的前提下，不浪费硬件资源。采用多相滤波结构，将滤波器的工作时钟降低到单项滤波结构的1/4，降低运算模块设计难度，最高可实现1 GHz的工作频率。为满足不同的应用环境要求，设计了可编程控制模块，可实现2~63倍的不同插值。应用于某数字上变频电路中，基于0.18 μm
CMOS工艺流片，测试结果验证了所设计的滤波器功能可满足实际应用需求。
X
范晓捷;王祖锦;张甘英;朱夏冰;万书芹. 可编程多级级联积分梳状内插滤波器的设计[J]. 电子与封装, 2020, 20(12): 120305-.
FAN Xiaojie, WANG Zujin, ZHANG Ganying, ZHU Xiabing, WAN Shuqin. Design of a Programmable Multi-Stage CascadeIntegrating Comb Interpolation Filter[J]. Electronics and Packaging, 2020, 20(12): 120305-.
|
|
|
智能家电电路典型失效机理与设计缺陷*
肖诗满;陈军;纪瑶;夏江;杨林
智能化家电电路功能繁多、系统复杂，系统和电路设计、制造、储藏等过程存在瑕疵或故障，都会导致整机工作异常。收集了智能电冰箱在用户现场的失效电路板，并进行了失效分析，确认其失效机理。提炼了几个跟电路板的设计缺陷有关的典型失效机理，电路接口缺乏足够滤波电路，串扰信号导致微处理器发生闩锁效应；电机等感性负载关断时反馈的电压击穿其驱动芯片或者微处理器；传感器接口引入异常电压导致芯片失效等。针对以上设计缺陷，为了有效提高产品的可靠性、降低产品的返修率，提出电路设计时需要增加滤波和过压保护措施和考虑可靠性设计（DFR）。
X
肖诗满;陈军;纪瑶;夏江;杨林. 智能家电电路典型失效机理与设计缺陷*[J]. 电子与封装, 2020, 20(12): 120401-.
XIAO Shiman, CHEN Jun, JI Yao, XIA Jiang, YANG Lin. Typical Failure Mechanisms and Design Defectsof Intelligent Household Appliances[J]. Electronics and Packaging, 2020, 20(12): 120401-.
|
|
|
重掺衬底对硅外延过程中系统自掺杂的影响
杨帆;马梦杰;金龙;王银海
重掺衬底掺杂剂在硅外延过程中通过气相和固相扩散进入反应系统，不仅对当前反应产生自掺杂效应，而且还会对后续外延产生影响，即系统自掺杂效应。通过实验设计量化了不同衬底掺杂剂、不同衬底电阻率、不同外延厚度的系统自掺杂效应影响大小；确认了衬底系统自掺杂重的产品会对后续衬底系统自掺杂轻的产品外延电阻率有显著影响。给出了各种情况下去除外延系统自掺杂效应的最佳方案。
X
杨帆;马梦杰;金龙;王银海. 重掺衬底对硅外延过程中系统自掺杂的影响[J]. 电子与封装, 2020, 20(12): 120402-.
YANG Fan, MA Mengjie, JIN Long, WANG Yinhai. The Effect of Heavily Doped Substrateon System Autodoping of Silicon Epitaxy[J]. Electronics and Packaging, 2020, 20(12): 120402-.
|
|
|
MIS型GaN HEMT器件的X-ray辐射总剂量效应研究
吴素贞;徐政;徐海铭;宋思德;谢儒彬;洪根深;吴建伟;贺琪
通过对MIS型GaN HEMT器件在不同电偏置条件下进行X-ray辐射试验，研究了MIS型GaN阈值电压对辐射总剂量(TID)的响应规律，分析了绝缘栅介质/AlGaN叠层结构在500 krad总剂量过程中的电荷积累行为。结合辐射导致的空穴积累和外加偏压导致的电子/空穴积累，说明了MIS型GaN HEMT器件的阈值参数随总剂量变化的机制。在不加外加偏置电压辐射时，栅介质层/AlGaN层存在的空穴陷阱导致正电荷积累；在栅极正向偏置辐射下，栅极注入空穴，加速了空穴的积累，导致更大的阈值降低；而在栅极反向偏置辐射下，栅极注入电子过程与辐射电离产生的电子空穴输运、俘获过程相互耦合，导致非单调的阈值变化。研究结果对评价GaN功率器件空间应用可行性以及评价GaN器件栅极可靠性具有一定的指导意义。
X
吴素贞;徐政;徐海铭;宋思德;谢儒彬;洪根深;吴建伟;贺琪. MIS型GaN HEMT器件的X-ray辐射总剂量效应研究[J]. 电子与封装, 2020, 20(12): 120403-.
WU Suzhen, XU Zheng, XU Haiming, SONG Side, XIE Rubin, HONG Genshen, WU Jianwei,HE Qi. Study of X-ray Total-Ionizing-DoseEffect in MIS Type GaN HEMT Device[J]. Electronics and Packaging, 2020, 20(12): 120403-.
|
|
|
硅外延电阻率测试稳定性研究
杨帆;黄宇程;王银海;潘文宾
硅外延电阻率是硅外延产品生产管控中的重要参数之一，常规采用汞C-V方法进行测试，其测试稳定性一直是技术难点。测试片正面、背面的氧化膜质量和厚度是影响测试稳定性的主要因素。采用微处理腔动态薄膜技术，有效改善硅外延片正表面薄膜质量的稳定性及重复性，并通过试验比对确认硅片背封厚度，有效提升硅外延电阻率测试稳定性。
X
杨帆;黄宇程;王银海;潘文宾. 硅外延电阻率测试稳定性研究[J]. 电子与封装, 2020, 20(12): 120404-.
YANG Fan, HUANG Yucheng, WANG Yinhai, PAN Wenbin. Research on the Stability of Silicon EpitaxialResistivity Test[J]. Electronics and Packaging, 2020, 20(12): 120404-.
|
|
