电路设计 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 用于GaN HEMT栅驱动芯片的高精度欠压保护电路* 陈恒江;潘福跃;周德金;何宁业;陈珍海 DOI: 10.16257/j.cnki.1681-1070.2021.1214 摘要 （197）      PDF （838KB）（148）    可视化    设计了一种用于GaN HEMT器件栅驱动芯片的高精度欠压保护电路，能提供快速响应的高精度阈值电压。该电路一方面采用宽电压摆幅和快速响应的两级比较器电路，提高处理速度；另一方面，输出整形电路采用RC低通滤波和两级施密特触发器组合滤波，以滤除高频噪声的影响，产生稳定可靠的欠压保护输出信号。基于0.18 μm BCD工艺，完成了电路设计验证，仿真结果显示电路功能正确，可满足GaN HEMT器件栅驱动芯片应用要求。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 0 Select 基于反熔丝技术的FPGA配置芯片设计 曹正州, 张艳飞, 徐玉婷, 江燕, 孙静 DOI: 10.16257/j.cnki.1681-1070.2021.1205 摘要 （138）      PDF （1305KB）（598）    可视化    为了提高现场可编程门阵列（Field Programmable Gate Array, FPGA）配置芯片在太空使用的可靠性，降低单粒子翻转效应的影响，基于0.18 μm 1P6M反熔丝工艺，采用MTM（Metal To Metal）反熔丝作为存储单元设计了一款高可靠性配置芯片。该配置芯片容量为512 kb，在同FPGA配置的工作模式下，电源电压为3.0~3.6 V，最高工作频率为50 MHz。由于MTM反熔丝存储单元有天然的抗辐射特性，并且数据输出锁存器采用了双联互锁存储结构，所以该配置芯片具有较高的抗辐射性能，比较适合太空的应用环境。另外针对太空应用中电源系统共用导致上电的过程中电源斜率范围比较宽泛的情况，该配置芯片中的上电复位电路采用了RC复位和电压检测复位组成的双模复位电路，可以使配置芯片适应复杂的电源环境，进一步提高了电路的可靠性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 0 Select 基于新型绝缘栅触发晶闸管的高功率准矩形脉冲源 陈楠, 陈万军, 尚建蓉, 刘超, 李青岭, 孙瑞泽, 李肇基, 张波 DOI: 10.16257/j.cnki.1681-1070.2021.1215 摘要 （163）      PDF （2182KB）（159）    可视化    提出了一种基于新型绝缘栅触发晶闸管（Insulated Gate Trigger Thyristor, IGTT）的高功率准矩形脉冲源。为实现形成准矩形脉冲波所需的极低开关器件电阻，采用IGTT作为开关器件，其具有导通电阻低、开启速度快的优点，非常好地满足了准矩形脉冲波对高峰值电流（IP）和电流上升率（di/dt）的需求。实验结果表明，相较于常规绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT），基于IGTT的准矩形脉冲源峰值电流提升了50%、di/dt提升400%，且具有更好的矩形波平顶特性。在工作电压U0 = 1200 V下，准矩形脉冲源产生了脉冲前沿约为350 ns、平顶宽度为3.05 μs、峰值电流为3.7 kA、前沿di/dt =11.3 kA/μs、平顶纹波系数（ζ）仅为2.3%的准矩形脉冲电流，实现了优异的准矩形脉冲特性，为新一代全固态、紧凑型、小型化准矩形脉冲源设计提供了一种极具前景的解决方案。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120302 Select 基于MCM技术的小型化频率合成器设计与实现 郭鑫, 程建斌 DOI: 10.16257/j.cnki.1681-1070.2021.1216 摘要 （189）      PDF （909KB）（259）    可视化    小型化是现代电子通信中重要的研究方向，频率合成器的小型化设计更是射频信道小型化的设计重点。基于多芯片组件（MCM）技术，设计了一款X频段小型化频率合成器，在满足电性能指标的前提下，尽可能减小模块体积。测试结果显示，该频率合成器在13.4 GHz处相位噪声低于－88 dBc/Hz @10 kHz，尺寸仅为15 mm×15 mm×6 mm，满足设计和系统使用要求。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120303 Select 基于Cortex-M0的直流无刷电机矢量控制系统设计 万清, 宋锦, 雷志强, 李克靖, 吴居成 DOI: 10.16257/j.cnki.1681-1070.2021.1217 摘要 （154）      PDF （1163KB）（161）    可视化    针对直流无刷电机矢量控制系统对模拟量采样的需求，在分析矢量控制相电流采样原理和Cortex-M0核具有单模拟/数字转换器(Analog-to-Digital Converter, ADC)采样模块的基础上，提出了一种新型矢量控制系统。该系统对相电流采用直接存储器存储(Direct Memory Access, DMA)的采样方式，对控制模拟信号采用分时采样模式。该方式模拟了双ADC注入采样模式，节约了采样时间，并且解决了相电流需立即处理的问题，使得矢量控制效果更好。实验基于STM32F030C8T6平台，设计了直流无刷电机控制系统，验证了所提出采样方式的正确性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120304 Select 一种高效率可重构的CPU验证平台 刘春锐;张宏奎;黄旭东;陈振娇 DOI: 10.16257/j.cnki.1681-1070.2021.1104 摘要 （197）      PDF （1337KB）（326）    可视化    现有的CPU验证平台大多基于指令码匹配技术搭建，这种方式开发周期长、调试难度高。在CPU芯片的设计中，高效和完备的功能验证已成为CPU可靠性的重要依据。针对某32位CPU芯片的验证需求，提出了一种高效率可重构的CPU验证平台，并完成了该验证平台的设计与实现。该验证平台充分利用SystemVerilog的字符串匹配技术，集成了验证用例生成组件、参考模型组件、监控组件和结果比较组件，使用脚本语言自动化完成批量验证。相比现有CPU验证平台，该平台开发及调试周期短，模块化的结构易于重用和移植。目前该平台已完成代码覆盖率收集，成功验证了自主设计的CPU功能正确性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第11期 pp. 110301 Select 基于CAN总线的TMS320F28335远程在线升级方法设计 倪庆生;倪云龙;潘晓阳;袁盛俊 DOI: 10.16257/j.cnki.1681-1070.2021.1101 摘要 （210）      PDF （1246KB）（299）    可视化    针对现场TMS320F28335仿真器升级程序困难的现象，提出了基于CAN(Controller Area Network)总线的远程在线升级方法，并详细介绍了该方法的基本原理。在不破坏各节点间通信的基础上，该方法实现了对CAN网络中任意节点在线升级的功能。通过分别控制网络中节点数、CAN总线长、目标节点优先级和网络负载率4个变量进行了大量试验，试验结果验证了该方法的可靠与稳定性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第11期 pp. 110302 Select 一种低功耗无运放结构的基准电压源设计 黄祥林, 李富华, 宋爱武 DOI: 10.16257/j.cnki.1681-1070.2021.1107 摘要 （165）      PDF （1941KB）（218）    可视化    ?运用工作在亚阈值区的MOS管，产生了一个温度系数良好的基准电压，同时在输出支路使用共源共栅结构，使该电压基准源的电源抑制比得到有效提高。基于0.18 μm CMOS工艺，使用Cadence中Spectre环境进行仿真，在标准TT工艺下，该电压基准源在-40~125 ℃的温度范围内，基准电压的变化仅为1.627 mV，温度系数为9.56×10-6/℃，电源抑制比为-72.11 dB，使用5 V电源电压供电时，此电压基准源整体只消耗了164.8 nA的电流，功耗仅为0.824 μW。该基准电路不仅结构简单，还具有低功耗、高电源抑制比、无运放结构的优点。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第11期 pp. 110303 Select 基于PCI6540的PCI交换电路设计与实现 林凡淼;张恒;李开杰 DOI: 10.16257/j.cnki.1681-1070.2021.1112 摘要 （130）      PDF （1627KB）（190）    可视化    针对目前IC测试系统中对PCI接口外设的动态可扩展应用需求，提出一种基于桥芯片PCI6540的PCI/PCI-X交换电路系统方案，并根据PCI总线规范设计通用扩展平台板卡。详细介绍系统中各个模块的设计及工作原理，通过搭建测试平台对系统板卡进行测试验证。实验证明该系统板卡功能完备且逐渐增加ping包的量级(最高115200)，稳定运行至少30 min后传输时间小于15 ms，平均丢包数小于20，验证了设计的可行性与可靠性，现已应用于国产化芯片测试系统。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第11期 pp. 110304 Select 嵌入式异构平台DDS中间件设计 吴翼虎;钱宏文;朱江伟 DOI: 10.16257/j.cnki.1681-1070.2021.0802 摘要 （399）      PDF （2418KB）（310）    可视化    随着软件无线电、软件化卫星等技术的发展，中间件作为软件平台支撑技术得到广泛的研究。当前中间件主要包含面向对象的组件型和消息中间件，但是大部分中间件，如Kafka、RocketMQ等均面向个人计算机平台应用，无法适配到嵌入式平台上。同时其设计过多关注高并发和高性能，无法满足军用电子系统的实时性、高可靠等方面要求。为了满足此类应用，对象管理组织提出了以数据为中心的发布/订阅通信模式为其提供数据分发服务，并发布了相关规范。通过将轻量化的极端资源受限环境数据分发服务XRCE-DDS中间件部署到CPU、FPGA和DSP等嵌入式处理器上，实现了在嵌入式异构平台中基于数据分发服务中间件的不同主题数据的发布/订阅。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第8期 pp. 080301 Select 基于SOI的光电探测器设计与单片集成技术研究 宋鹏汉, 张有润, 甄少伟, 周万礼, 汪煜 DOI: 10.16257/j.cnki.1681-1070.2021.0809 摘要 （230）      PDF （1887KB）（130）    可视化    设计了一种基于SOI材料制作的兼顾响应度和带宽的光电探测器，该光电探测器采用标准0.18 μm CMOS工艺，与现有工艺完全兼容，同时易于单片集成。利用Silvaco对该光电探测器进行了仿真，并对仿真结果进行分析。分析了光电探测器响应度和带宽的影响因素，通过控制吸收层厚度、离子注入深度等工艺步骤，结合器件特性设计优化深N阱结构，实现了高响应度高带宽的光电探测器。在5 V反向偏置的条件下，基于SOI的光电探测器在850 nm波长下实现了0.33 A/W的响应度，-3 dB带宽为120 MHz。研究结果对高速应用场景下的光电探测器的发展具有重要意义。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第8期 pp. 080302 Select 基于0.18 μm加固工艺的抗辐射单元库开发 姚进;左玲玲;周晓彬;刘谆;周昕杰 DOI: 10.16257/j.cnki.1681-1070.2021.0817 摘要 （257）      PDF （1374KB）（418）    可视化    抗辐射单元库是快速完成抗辐射数字电路设计的基础。基于0.18 μm加固工艺总剂量及单粒子效应加固策略，从单元库规格制定、逻辑与版图设计、单元库特征参数提取及布局布线文件抽取、单元库设计套件质量保证到最终硅验证，完成了抗辐射单元库的全流程开发。抗辐射单元库在速度、面积、功耗及抗辐射性能4个方面表现出良好的均衡性，具有广泛的应用前景。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第8期 pp. 080303 Select 一种集成于BUCK芯片的5 V低压差线性稳压器 屈柯柯;祝乃儒;张海波 DOI: 10.16257/j.cnki.1681-1070.2021.0702 摘要 （256）      PDF （919KB）（170）    可视化    基于BCD工艺设计了一种12 V输入5 V输出的带有片外电容的低压差线性稳压器(LDO)电路，该电路主要应用于降压拓扑（BUCK）系统中，给内部模拟电路供电。该LDO使用N型场效应晶体管（NMOS）做输出管，使用密勒补偿，同时还带有温度系数调整。使用仿真软件进行仿真验证，仿真结果表明在100 mA负载条件下，电路具有87°的相位裕度，温度系数为2×10-6/℃左右。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第7期 pp. 070301 Select 正态分布评价方式的布局拥挤度优化方法 虞 健;周洋洋;王新晨 DOI: 10.16257/j.cnki.1681-1070.2021.0703 摘要 （396）      PDF （962KB）（136）    可视化    在传统布局算法中，一般优化目标只考虑线长和时序两个因素。而实际情况下，布局拥挤度在很大程度上会影响布线效率，从而影响最终设计质量。为了更好地模拟实际设计的应用情况，基于模拟退火布局算法，提出了一种基于正态分布拥挤度的评估模型。该模型通过将拥挤度用数学模型建模的方式形成代价函数，并将该代价函数的形式拟合到原有的评价函数中去，最后通过测试用例试验分析证明该方法有助于提高布局质量。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第7期 pp. 070302 Select 2.45 GHz微波大功率信号源设计* 王子岳;刘多伟;程飞;黄卡玛 DOI: 10.16257/j.cnki.1681-1070.2021.0705 摘要 （461）      PDF （2164KB）（435）    可视化    提出了一种工作在2.45 GHz的大功率固态微波源，该微波源由锁相环、数控衰减器、驱动放大器、低通滤波器和功率放大器等器件组成，能够产生2.45 GHz连续波信号，并实现输出功率的步进控制。对各部分电路进行了设计，制作了信号源的实物样机并进行了测试。测试结果表明，该信号源最高可输出频率为2.45 GHz、功率为39.8 dBm的大功率微波，具有输出频率稳定、控制方便、谐波抑制度高等优点，能应用于微波加热、无线能量传输、微波等离子体等领域。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第7期 pp. 070303 Select 自主FPGA芯片软件时序参数提取方法 胡凯;虞健;周洋洋;王新晨;武亚恒 DOI: 10.16257/j.cnki.1681-1070.2021.0708 摘要 （259）      PDF （1643KB）（139）    可视化    静态时序分析是FPGA应用开发中非常重要的功能，它能验证用户设计在时序上的正确性。静态时序分析软件所需输入的时序参数直接影响分析结果的正确性。介绍了一种仿真结合实测的方法，能比较准确地提取时序参数。实验结果表明，基于自主FPGA芯片的软件时序参数，通过静态时序软件分析，能够比较准确地反映FPGA芯片时序，可满足国产软件时序参数自主替代的需求。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第7期 pp. 070304 Select 一种双通道16位串行数模转换器电路设计 康明超;孔祥艺;黄立朝;丁宁;时晨杰 DOI: 10.16257/j.cnki.1681-1070.2021.0603 摘要 （165）      PDF （1175KB）（159）    可视化    提出一种双通道16位串型数模转换器（Digital to Analog Converter，DAC）结构，该结构为电流舵与串电阻混合型DAC。设计采用4+6+6的分段方式，从结构角度能有效降低DAC的功耗，其中高4位采用串电阻型16选1的译码结构，中6位采用串电阻型64选1的译码结构，低6位采用温度计电流舵译码结构。并利用Spectre工具仿真验证DAC的功能和性能。使用0.5 μm CMOS工艺实现电路版图。在25 ℃环境温度下，仿真结果表明电流功耗为730 μA，有效位数为15.19位，信噪比为93.21 dB，总谐波失真为62.62 dB，无杂散动态范围为94.49 dB。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第6期 pp. 060301 Select 一种自动识别信息并计算ECC值的DDR后门访问验证方法 周文强;雷淑岚;孙维东 DOI: 10.16257/j.cnki.1681-1070.2021.0609 摘要 （388）      PDF （2516KB）（198）    可视化    当双倍速率内存（DDR）控制系统开启错误检查与纠正（ECC）功能时，若访问的数据宽度小于DDR memory的接口总宽度，在仿真时需要进行ECC计算并初始化DDR memory数据，否则不能正常仿真。传统的方法是通过DDR控制器进行前门访问的方式来初始化数据并计算ECC值，但该方法在仿真时会耗费大量的时间。为了减少仿真初始化数据的时间，同时实现灵活可配置且达到相同的验证目的，提出了一种自动识别配置信息并自动计算ECC值的DDR后门访问验证方法。该方法通过建立配置文件和数据文件，并采用System Verilog语言编写处理文件，实现自动提取信息的功能，并在处理文件中采用System Verilog语言模拟了和DDR控制器相同功能的ECC算法（Verilog语言实现），提取的数据经过模拟的ECC算法自动计算出ECC值，然后将ECC值和数据在仿真开始时通过后门方式提前加载到DDR memory，最后进行CPU读写DDR数据的仿真测试。仿真结果表明，在未初始化ECC数据时，仿真进入死循环。在初始化极小一段地址范围时，提出的方法比前门访问的方法减少约15.2%的时间，同时达到了相同的验证目的，且配置方便、易于验证。当初始化地址范围扩大到kB、MB、GB的数量级时，可减少数小时甚至更多的时间。提出的方法适用于各类型DDR系统（DDR2~DDR5）。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第6期 pp. 060302 Select 一种带使能控制的16选1高压模拟开关电路的设计 程绪林;黄立朝;杨兵;张如州 DOI: 10.16257/j.cnki.1681-1070.2021.0610 摘要 （206）      PDF （2516KB）（146）    可视化    模拟开关市场需求巨大，正朝着高工作电压、多样化逻辑控制的方向发展。顺应市场需求，并基于高压工艺，设计了一款带使能控制的16选1高压模拟开关电路。电路可采用正负双电源供电，也可采用单电源供电。电路可正常工作的高压供电范围较宽，为双电源±4.5~±20 V，单电源4.5~40 V。其性能参数能完美实现的供电电压范围为双电源±10.8~±16.5 V，单电源10.8~16.5 V。设计的电路具有16路模拟CMOS开关，5 MHz超快传输速率，最大28 mW的超低功耗，较低的通道导通电阻，10 MHz的读写和清零功能，并带有使能控制功能。电路采用国内自主高压工艺流片，经测试验证，电参数达到指标要求，性能稳定可靠，实用性强，可广泛应用于通信系统、电源控制系统、微处理器的交互接口等领域。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第6期 pp. 060303 Select 基于PI7C9X130的PCIE转PCI电路设计与实现 林凡淼, 雷淑岚, 陆晓峰, 张恒 DOI: 10.16257/j.cnki.1681-1070.2021.0503 摘要 （312）      PDF （1803KB）（331）    可视化    很多技术和设备都是基于外设部件互连标准(PCI)的，因接口技术等原因并没有大面积过渡到高速串行计算机扩展总线标准(PCIE)，需要将PCIE与PCI进行数据转换后接入这些设备，所以有必要对PCIE转PCI数据转换技术进行研究。为了更加方便且高效地进行PCIE转PCI总线高速数据转换，设计了基于PI7C9X130的PCIE转PCI电路系统。详细介绍了硬件设计方案及测试方法，实验证明在PCB能正常工作的情况下改变下游PCI卡槽的工作模式，稳定运行至少30 min后传输时间及丢包率均小于10 ms和5×10-4，验证了设计的可行性与可靠性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第5期 pp. 050301 Select C波段连续波200 W GaN内匹配功率管的设计与实现 汤茗凯;唐世军;顾黎明;周书同 DOI: 10.16257/j.cnki.1681-1070.2021.0506 摘要 （222）      PDF （1899KB）（152）    可视化    研制了一款C波段连续波大功率GaN内匹配功率管。设计采用4个12 mm栅宽GaN高电子迁移率（HEMT）管芯合成输出，功率管总栅宽4 mm ′ 12 mm。利用负载牵引（Loadpull）和大信号建模技术提取GaN管芯阻抗，根据管芯阻抗进行匹配电路设计。电路设计充分考虑合成损耗等因素的影响，研制的连续波GaN内匹配功率管在4.4 ~ 5.0 GHz频段内输出功率200 W以上，功率增益10 dB以上，功率附加效率超过50 %。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第5期 pp. 050302 Select VHF 600 W GaN功率模块研制 王建浩;刘雪;王琪;戈硕;唐厚鹭 DOI: 10.16257/j.cnki.1681-1070.2021.0514 摘要 （214）      PDF （1669KB）（157）    可视化    设计了一种基于GaN HEMT的功率放大模块。该模块采用高增益的GaAs单片、GaN小功率管和GaN大功率功率管三级级联形式。测试结果表明，模块在约220~270 MHz、工作电压46 V、工作脉宽3 ms、工作比30 %的条件下，全带内600 W输出，附加效率大于75 %，增益大于52 dB。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第5期 pp. 050303 Select 最大流算法应用于二次线性规划布局合法化过程 王新晨, 周洋洋, 虞健, 惠锋 DOI: 10.16257/j.cnki.1681-1070.2021.0402 摘要 （226）      PDF （701KB）（119）    可视化    以力导向为基础的解析型算法如今越来越多地被应用到FPGA布局问题当中去，二次线性规划算法便是其中一种，其使用数学的方法求解拉力模型矩阵，以得到理论的最优解。但在实际的算法实现当中，二次线性规划虽体现出了其较快求解的特性，其解却存有重叠的问题，尚需进一步合法化以解决重叠问题。现有的合法化过程一般较为随意，并无系统性算法，导致最终解质量下降。文章将合法化过程加以抽象，转化为最大流算法的问题，以求得最优合法的解。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第4期 pp. 040301 Select 基于串口的高速SerDes高效调试方法研究 宋林峰, 沈 鑫, 应雯漪, 田元波, 张秀均, 季振凯 DOI: 10.16257/j.cnki.1681-1070.2021.0305 摘要 （326）      PDF （2797KB）（344）    可视化    随着高速串行收发器（SerDes）传输速率的飞速提升，随之而来的是高速SerDes功能性能参数复杂度的提升，因此针对高速SerDes的高效调试和debug方法成为国内外研究的重要课题。在分析和评价现有测试方法的基础上，提出了一种基于串口的高速SerDes调试和debug方案，设计了相应的串口协议，实现了SerDes参数的动态调试。相比于传统SerDes测试方法，该方案在满足SerDes全部参数调试需求的同时，大大减少了测试向量数量和时间，方便测试和应用人员进行调试和debug，同时更具通用性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第3期 pp. 030301 Select 一种PCIE交换电路设计与实现 林凡淼;刘 鑫;陆晓峰 DOI: 10.16257/j.cnki.1681-1070.2021.0306 摘要 （349）      PDF （3314KB）（221）    可视化    随着高速串行计算机扩展总线标准（PCIE）技术的成熟且应用场合越来越多，传统的“点对点”传输已不能满足不同设备之间高速数据传输的需求，因此有必要对PCIE数据交换技术进行研究。为了更加方便且高效地进行PCIE总线高速数据传输，也为了能将PCIE设备进行拓展，设计了一种以国产CPU为核心的PCIE交换电路，详细介绍了硬件设计方案及测试方法。在PCB板卡能正常工作的情况下逐渐增加ping包的量级（最高115200），稳定运行至少30 min后传输时间及丢包率小于10 ms和5×10-4，验证了设计的可行性与可靠性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第3期 pp. 030302 Select 基于0.15μm GaN工艺的2～18 GHz两级分布式放大器 贾洁;蔡利康 DOI: 10.16257/j.cnki.1681-1070.2021.0308 摘要 （357）      PDF （891KB）（218）    可视化    介绍了一款2~18 GHz宽带放大器MMIC，该MMIC利用0.15 μm GaN HEMT工艺设计加工，采用两级分布式结构设计，实现了较高的整体电路增益。利用Agilent ADS仿真设计软件对整体电路的原理图和版图进行仿真优化设计。在2~18 GHz工作频率范围内，电路小信号增益大于20 dB，增益平坦度小于±1.5 dB，输入输出回波损耗小于-10 dB，Pmax>31 dBm，PAE>7%，电路工作电压25 V，最大功耗7 W，芯片面积为4.5 mm ×2.5 mm。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第3期 pp. 030303 Select 一种基于查找表的移位寄存器链的设计 刘彤;王德龙;张艳飞;蒋婷 DOI: 10.16257/j.cnki.1681-1070.2021.0311 摘要 （313）      PDF （2653KB）（95）    可视化    提出了一种基于查找表的移位寄存器链的设计，以查找表的配置存储单元作为移位模块，以查找表的输入信号作为移位地址选择信号，通过对时钟和写使能的控制进行移位操作。1个查找表最大实现32个时钟周期的移位操作，4个查找表通过配置，可实现4条相互独立的32位移位寄存器链，或首尾级联实现一个128位的移位寄存器链。基于28 nm工艺，对所设计的结构进行了仿真和优化，并对电路进行了多项目晶圆流片。测试结果与仿真匹配良好，实现了32×4和128×1的移位功能，且最高工作频率达到500 MHz，与参考芯片相比，性能提高了10%。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第3期 pp. 030304 Select 基于开源处理器Rocket的异构SoC设计与验证 高营;刘德;鞠虎 DOI: 10.16257/j.cnki.1681-1070.2021.0312 摘要 （286）      PDF （1138KB）（186）    可视化    随着神经网络隐层数的增多，训练计算量增大。为提高算法的执行效率，包含硬件算法加速器的异构SoC相继被提出。开源处理器Rocket core项目含有核生成器，不仅能够定制核的个数而且含有协处理扩展接口，易于异构SoC的研究和设计工作。基于开源处理器Rocket core和开源项目Si-Five Blocks，以ReLU协处理器和向量内积加速器为例搭建了精简的SoC，并以FPGA开发板VC707为验证平台，完成了ReLU和向量内积加速器的原型验证，结果证明了该异构SoC对加速卷积神经网络运算的有效性和实用性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第3期 pp. 030305 Select 一种宽频率范围电荷泵锁相环快速锁定方法 王德龙,刘彤 DOI: 10.16257/j.cnki.1681-1070.2021.0203 摘要 （244）      PDF （1160KB）（216）    可视化    以一种适用于现场可编程门阵列（FPGA）芯片的宽频率范围电荷泵锁相环(CPPLL)为例，介绍了一种通过添加简单辅助电路来减小锁相环（PLL）上电锁定时间的方法。该方法在传统电荷泵锁相环的基础上添加了预充电电路，可以大大减少压控振荡器控制电压（VCTRL）拉升的时间。除此之外还添加了频率比较电路，将较宽的频率范围分成若干个窄频率区间，并用窄频率区间的中心频率来作为关断预充电电流的判定频率，这样就可以在不影响PLL正常功能的情况下均衡宽频率范围锁相环各频率下的上电锁定时间。基于28 nm工艺，对添加了辅助电路的PLL进行spectre仿真验证，在频率范围为800~1600 MHz时，上电锁定时间为1.68~2.29 μs。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第2期 pp. 020301 Select 基于4G网络的视频加密传输软件设计 吴晓庆,郑骏 DOI: 10.16257/j.cnki.1681-1070.2021.0204 摘要 （248）      PDF （2415KB）（148）    可视化    设计了一种视频加密传输设备，利用HDMI或USB接口接收外部摄像机或DV机视频数据流，对视频流数据进行编码，再经过加密处理后，通过4G移动网络将加密压缩的视频流数据传送至服务端。当服务器远端有设备连接时，能接收并播放视频数据。该传输设备软件实现了视频采集编码、4G移动网络、数据加密、TCP/IP协议传输数据等模块，与远端服务器通过私有协议发送加密数据，验证了各模块的工作性能以及可靠性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第2期 pp. 020302 跳至 页 第1页 共11页 共304条记录 首页 上一页 下一页 尾页