电子与封装

2025年第25卷第11期 pp.110100

曹晓东. "面向高温极端环境的集成电路及传感器技术与应用"专题前言[J]. 电子与封装, 2025, 25(11): 110100-.

Select

一种耐高温MEMS加速度传感器

张旭辉，李明昊，任臣，陈琳，杨拥军

doi:10.16257/j.cnki.1681-1070.2025.0174

摘要 ( 20 )

PDF(1741KB) ( 18 )

设计一种耐高温微机电系统（MEMS）加速度传感器，MEMS敏感结构采用差分梳齿电容检测原理，MEMS与专用集成电路（ASIC）均使用绝缘体上硅（SOI）工艺设计制造。ASIC包括低噪声前端放大器、增益/零位调节、低通滤波等信号链电路单元，以及片上基准、片上振荡器、熔丝型一次性可编程（OTP）等辅助电路单元。器件采用陶瓷管壳封装，量程达到±15g，非线性度0.31%，225 ℃时零偏稳定性优于0.002g，表现出较好的温度特性和高稳定性。

参考文献 |

2025年第25卷第11期 pp.110101

张旭辉，李明昊，任臣，陈琳，杨拥军. 一种耐高温MEMS加速度传感器[J]. 电子与封装, 2025, 25(11): 110101-.

ZHANG Xuhui, LI Minghao, REN Chen, CHEN Lin, YANG Yongjun. High-Temperature MEMS Acceleration Sensor[J]. Electronics & Packaging, 2025, 25(11): 110101-.

Select

MEMS器件辐射损伤机理与抗辐射加固技术研究进展^*

郭凯茜，朱志成，徐东航，聂萌

doi:10.16257/j.cnki.1681-1070.2025.0176

摘要 ( 4 )

PDF(2812KB) ( 13 )

随着MEMS技术在空间探测、核能工程等极端辐射环境中的广泛应用，其辐射可靠性问题日益凸显。系统分析了基于不同工作原理（静电驱动、压阻传感、压电转换等）的MEMS器件在辐射环境下的失效机理，重点总结了电离辐射、位移损伤等效应对器件性能的影响规律。详细评述了从材料优化、结构设计到工艺改进的抗辐射加固技术研究进展。最后，针对未来深空探测、核反应堆监测等应用需求，提出了MEMS抗辐射加固技术的发展趋势和研究方向，为高可靠MEMS器件的设计与应用提供参考。

参考文献 |

2025年第25卷第11期 pp.110102

郭凯茜，朱志成，徐东航，聂萌. MEMS器件辐射损伤机理与抗辐射加固技术研究进展^*[J]. 电子与封装, 2025, 25(11): 110102-.

GUO Kaixi, ZHU Zhicheng, XU Donghang, NIE Meng. Advances in Radiation Damage Mechanisms and Radiation-Hardening Technologies for MEMS Devices[J]. Electronics & Packaging, 2025, 25(11): 110102-.

Select

高温MEMS压力传感器芯片设计与实现方法研究^*

陈培仓，华传洋，朱赛宁，王涛，聂萌，郭贤，吴建伟

doi:10.16257/j.cnki.1681-1070.2025.0177

摘要 ( 7 )

PDF(1643KB) ( 7 )

针对核工业高温环境下25 MPa压力测量需求，设计并实现了一种基于CMOS工艺的高温MEMS压力传感器芯片。该芯片采用绝缘体上硅（SOI）材料片，通过硅槽和填充工艺实现全介质隔离，有效避免了高温下PN结隔离本征激发漏电问题，同时提升了热稳定性。实验结果表明，芯片压力测量范围为0~25 MPa，常温非线性误差优于0.35%FS，灵敏度达到3.95 mV/MPa，压敏电阻线性误差小于0.07%，在275 ℃时温度系数为2001.17×10^-6/℃，传感器零点温漂在-0.08 mV/℃以内，热稳定时间较传统的沟槽隔离提升34.29%。该设计有望为核高温环境下的压力测量提供可靠解决方案，推动CMOS MEMS集成技术发展。

参考文献 |

2025年第25卷第11期 pp.110103

陈培仓，华传洋，朱赛宁，王涛，聂萌，郭贤，吴建伟. 高温MEMS压力传感器芯片设计与实现方法研究^*[J]. 电子与封装, 2025, 25(11): 110103-.

CHEN Peicang, HUA Chuanyang, ZHU Saining, WANG Tao, NIE Meng, GUO Xian, WU Jianwei. Research on Design and Implementation Methods of High-Temperature MEMS Pressure Sensor Chips[J]. Electronics & Packaging, 2025, 25(11): 110103-.

Select

耐高温MEMS加速度计设计及温度特性优化

陈鹏旭，任臣，杨拥军，王宁，陈琳，李明昊

doi:10.16257/j.cnki.1681-1070.2025.0178

摘要 ( 3 )

PDF(1605KB) ( 7 )

利用高温SOI ASIC制造工艺和微机电系统（MEMS）技术，研制了更宽温区（-55~225 ℃）的耐高温MEMS加速度计，拓宽了MEMS加速度计的使用范围。并对高温环境下的MEMS加速度计的温度特性进行研究。影响加速度计零偏温度系数的主要因素是应力，在应力过大的情况下，MEMS加速度计的结构会发生形变，导致零位偏移、温度漂移过大。基于有限元分析，从高温加速度计封装入手，通过优化封装应力，提高MEMS加速度计的温度性能，将全温零偏变化量减小至0.002 5g以内。加速度计量程达到了±50g，满量程线性度优于0.3%，可以满足航空航天、石油钻井等各种复杂高温环境的应用要求。

参考文献 |

2025年第25卷第11期 pp.110104

陈鹏旭，任臣，杨拥军，王宁，陈琳，李明昊. 耐高温MEMS加速度计设计及温度特性优化[J]. 电子与封装, 2025, 25(11): 110104-.

CHEN Pengxu, REN Chen, YANG Yongjun, WANG Ning, CHEN Lin, LI Minghao. Design and Temperature Characteristics Optimization of a High-Temperature Resistant MEMS Accelerometer[J]. Electronics & Packaging, 2025, 25(11): 110104-.

封装、组装与测试

Select

基于硅转接板的2.5D封装中电源地平面研究和优化

陈龙，宋昌明，周晟娟，章莱，王谦，蔡坚

doi:10.16257/j.cnki.1681-1070.2025.0151

摘要 ( 34 )

PDF(1744KB) ( 19 )

针对基于硅转接板的2.5D封装中电源分配网络（PDN）阻抗大、系统电压噪声大的电源完整性问题，建立2.5D封装模型，研究和优化封装系统的电源完整性。采用三维电磁场与电路协同仿真的方法，对硅转接板上的电源地平面进行阻抗优化，并通过合理选择与布局深槽电容（DTC）对系统进行阻抗优化和电压噪声改善。结果显示，提高电源地平面的布线密度能够有效降低PDN的阻抗。电源地平面线宽/线距存在优化下限，当线宽/线距小于片间互连信号线线宽的2倍时会对片间互连信号线产生阻抗不连续的不良影响。在所建立的模型中，根据PDN阻抗的高频谐振峰选择DTC，使得PDN阻抗降低约83%，电压噪声减小约42%。同时，DTC的集成会在中高频段引入新的谐振峰，对PDN产生阻抗增大的不利影响。

参考文献 |

2025年第25卷第11期 pp.110201

陈龙，宋昌明，周晟娟，章莱，王谦，蔡坚. 基于硅转接板的2.5D封装中电源地平面研究和优化[J]. 电子与封装, 2025, 25(11): 110201-.

CHEN Long, SONG Changming, ZHOU Shengjuan, ZHANG Lai, WANG Qian, CAI Jian. Research and Optimization of Power and Ground Planes in 2.5D Packaging Based on Silicon Interposer[J]. Electronics & Packaging, 2025, 25(11): 110201-.

Select

一种用于FPGA测量时钟延迟的方法

闫华，匡晨光，陈波寅，刘彤，崔会龙

doi:10.16257/j.cnki.1681-1070.2025.0164

摘要 ( 27 )

PDF(1389KB) ( 39 )

时钟是现场可编程门阵列（FPGA）电路中关键的一部分，目前其测试方法存在误差较大、测试用例搭建困难等问题。根据现有FPGA架构，提出一种新的测试方法，将待测试部分时钟延迟转换成输出时钟的占空比。研究结果显示，新的测试方法成功屏蔽了外部测试设备带来的误差干扰，降低了测试用例的搭建难度，极大地提高了芯片中时钟延迟的测试范围，并为FPGA搭建一个精准的时序库提供了有力保障。

参考文献 |

2025年第25卷第11期 pp.110202

闫华，匡晨光，陈波寅，刘彤，崔会龙. 一种用于FPGA测量时钟延迟的方法[J]. 电子与封装, 2025, 25(11): 110202-.

YAN Hua, KUANG Chenguang, CHEN Boyin, LIU Tong, CUI Huilong. Method for Measuring Clock Delay in FPGA[J]. Electronics & Packaging, 2025, 25(11): 110202-.

电路与系统

Select

一种40 GSample/s超高速采样保持电路^*

赵安，李浩，张有涛，罗宁，张长春，张翼

doi:10.16257/j.cnki.1681-1070.2025.0130

摘要 ( 1 )

PDF(1216KB) ( 2 )

基于0.7 μm磷化铟（InP）异质结双极型性晶体管（HBT）工艺设计了一款超高速宽带采样保持电路。通过发射极电阻退化结构，有效减小了输入缓冲电路的非线性。开关核电路采用交叉耦合来减小保持模式馈通。后仿结果表明，所设计的电路能够工作在40 GSample/s的采样速率下。在奈奎斯特输入信号频率下，电路工作的无杂散动态范围（SFDR）大于40 dBc。当输入12.1 GHz、-4 dBm的信号时，电路的SFDR可达51 dBc，有效位数约为8 bit。

参考文献 |

2025年第25卷第11期 pp.110301

赵安，李浩，张有涛，罗宁，张长春，张翼. 一种40 GSample/s超高速采样保持电路^*[J]. 电子与封装, 2025, 25(11): 110301-.

ZHAO An, LI Hao, ZHANG Youtao, LUO Ning, ZHANG Changchun, ZHANG Yi. 40 GSample/s Ultra-High-Speed Sample-and-Hold Circuit[J]. Electronics & Packaging, 2025, 25(11): 110301-.

Select

28 nm CMOS工艺下电平移位器的对比研究^*

许嘉航，白春风

doi:10.16257/j.cnki.1681-1070.2025.0131

摘要 ( 0 )

PDF(2669KB) ( 0 )

电平移位器（LS）是解决跨电压域通信的关键模块。基于28 nm CMOS工艺，调整LS结构的器件参数，通过瞬态仿真、工艺角分析与蒙特卡罗仿真，分析了LS实现电路的延迟、功耗及稳健性。结果表明，竞争抑制Ⅰ型差分层叠电压开关（DCVS）与威尔逊电流镜（WCM）结构在1 GHz高频输入下综合性能最优，延迟分别低至68.21 ps与99.86 ps，延迟功耗积分别低至1 066.11 ns·nW与1 558.25 ns·nW。

参考文献 |

2025年第25卷第11期 pp.110302

许嘉航，白春风. 28 nm CMOS工艺下电平移位器的对比研究^*[J]. 电子与封装, 2025, 25(11): 110302-.

XU Jiahang, BAI Chunfeng. Comparison and Research of Level Shifter in 28 nm CMOS Process[J]. Electronics & Packaging, 2025, 25(11): 110302-.

材料、器件与工艺

Select

一种具有载流子动态调制的双栅IGBT

刘晴宇，杨禹霄，陈万军

doi:10.16257/j.cnki.1681-1070.2025.0137

摘要 ( 24 )

PDF(2371KB) ( 17 )

提出一种具有载流子动态调制功能并可显著降低关断损耗的双栅绝缘栅双极型晶体管（DG-IGBT）。基于计算机辅助设计技术（Sentaurus TCAD），对栅极控制不同元胞比例（1:2和1:4）的DG-IGBT进行了电学特性仿真。DG-IGBT通过动态调控载流子分布，在关断时降低漂移区内发射极侧的载流子浓度，促进耗尽区扩展，加快集电极电压上升速度，从而降低关断损耗。通过器件仿真与实验测试，系统研究载流子动态调制对绝缘栅双极型晶体管关断损耗的影响。测试结果表明，在电流密度100 A/cm²下关断时，元胞比例为1:2的DG-IGBT关断损耗降低22.2%，总关断损耗降低12.3%；元胞比例为1:4下，关断损耗降低37.2%，总关断损耗降低32.9%，有效改善IGBT导通压降与关断损耗的折中关系。

参考文献 |

2025年第25卷第11期 pp.110401

刘晴宇，杨禹霄，陈万军. 一种具有载流子动态调制的双栅IGBT[J]. 电子与封装, 2025, 25(11): 110401-.

LIU Qingyu, YANG Yuxiao, CHEN Wanjun. Dual-Gate IGBT with Carrier Dynamic Modulation[J]. Electronics & Packaging, 2025, 25(11): 110401-.

Select

碳化硅MOSFET的单粒子漏电退化研究

徐倩，马瑶，黄文德，杨诺雅，王键，龚敏，李芸，黄铭敏，杨治美

doi:10.16257/j.cnki.1681-1070.2025.0127

摘要 ( 33 )

PDF(1551KB) ( 19 )

通过重离子辐照实验，系统研究SiC金属-氧化物-半导体场效应晶体管（MOSFET）的单粒子漏电退化规律，并探讨潜在损伤对栅极可靠性的影响。采用光诱导电阻变化（OBIRCH）、聚焦离子束（FIB）和透射电子显微镜（TEM）等检测技术，对受单粒子潜在损伤影响的器件内部结构变化进行表征。结合宏观电学特性与微观结构变化，阐明SiC MOSFET单粒子漏电退化的机制。研究结果为提升SiC MOSFET在复杂辐照环境下的可靠性提供理论依据。

参考文献 |

2025年第25卷第11期 pp.110402

徐倩，马瑶，黄文德，杨诺雅，王键，龚敏，李芸，黄铭敏，杨治美. 碳化硅MOSFET的单粒子漏电退化研究[J]. 电子与封装, 2025, 25(11): 110402-.

XU Qian, MA Yao, HUANG Wende, YANG Nuoya, WANG Jian, GONG Min, LI Yun，HUANG Mingmin, YANG Zhimei. Investigation on Single-Event Leakage Degradation of SiC MOSFETs[J]. Electronics & Packaging, 2025, 25(11): 110402-.

Select

一种集成栅电阻的高可靠性SiC功率器件研究

臧雪，徐思晗，孙相超，刘志强，邓小川

doi:10.16257/j.cnki.1681-1070.2025.0147

摘要 ( 18 )

PDF(1518KB) ( 27 )

针对汽车主驱牵引逆变器的高功率密度应用需求，设计并制造了一种集成栅电阻的平面型1 200 V SiC MOSFET。该器件导通电阻为14 mΩ，击穿电压达到1 750 V，通过优化多晶硅电阻结构，实现芯片上集成5 Ω栅电阻；在母线电压为800 V时，SiC MOSFET短路时间为2.7 μs，短路耐量达到1.8 J。此外，器件通过了168 h高温栅偏、高温反偏等可靠性评估测试，表明该集成栅电阻的SiC MOSFET具备在极端环境下的工作能力。

参考文献 |

2025年第25卷第11期 pp.110403

臧雪，徐思晗，孙相超，刘志强，邓小川. 一种集成栅电阻的高可靠性SiC功率器件研究[J]. 电子与封装, 2025, 25(11): 110403-.

ZANG Xue, XU Sihan, SUN Xiangchao,LIU Zhiqiang, DENG Xiaochuan. Research on High-Reliability Silicon Carbide Power Devices with Integrated Gate Resistors[J]. Electronics & Packaging, 2025, 25(11): 110403-.

Select

电子元器件真空灌封技术研究

姜万红，吴文单

doi:10.16257/j.cnki.1681-1070.2025.0148

摘要 ( 34 )

PDF(1413KB) ( 31 )

提升电子元器件灌封质量的关键在于消除灌封胶中的气泡，真空灌封是现有工艺中消除气泡的重要方法。系统阐述真空灌封技术原理及工艺流程，分析灌封胶料特性并选用适配的灌胶机计量配胶系统，通过实验验证得出一种可行的电子元器件真空灌封工艺方法。灌封前对元器件表面进行处理、在灌封过程中对参数精准控制是提升灌封质量的有效手段。与传统常压灌封相比，真空灌封能有效解决微小型元器件灌封中因气泡或空洞导致的电性能降低问题，显著提高其稳定性与可靠性。

参考文献 |