摘要: 在电子封装技术持续演化推进的背景下,3D Fabric-SoIC、InFo、X-Cube、Chiplet、EMIB、Foveros等3D-IC先进异构集成技术达成了WtW(Wafer to Wafer)、WtD(Wafer to Die)、SoC (System on Chip)晶圆级集成(WLP)。研究围绕2.5D/3D封装技术对焊点性能的新要求,采用Ansys有限元分析软件,参照MIL‑STD‑883标准建立热循环载荷(-55~125 ℃),对三种封装模型的焊点列阵进行了求解,探究了热循环对三种不同集成方式封装体的焊点可靠性影响,并针对封装体应力的冷热循环过程进行了分析。结果表明:硅通孔(TSV)结构的简单堆叠方式使得焊点最大应力位于拐角与Cu柱接触处,底层焊点为潜在危险区;WOB(Wire on Bump)结构因双芯片层增强刚度,底层焊点应力较TSV显著降低,但第二层内部焊点拐角因钎料膏全接触模式而成为应力集中点;重布线层(RDL)结构受重布线层热变形影响显著,应力最大值先增后减,应力集中位置偏离常规拐角规律,向中心偏移。研究为电子封装领域焊点材料的优化及可靠性提升提供了参考,并提出了规避焊点失效的结构设计建议。