一种多比特量化的高精度Sigma-Delta DAC设计*

doi:10.16257/j.cnki.1681-1070.2026.0098

电子与封装 ›› 2026, Vol. 26 ›› Issue (6): 060303 . doi: 10.16257/j.cnki.1681-1070.2026.0098

一种多比特量化的高精度Sigma-Delta DAC设计^*

谭琦扬¹，张瑛²，杜建新¹，裴春泽¹

1. 南京邮电大学电子与光学工程学院、柔性电子未来技术学院

收稿日期:2025-11-14 出版日期:2026-07-02 发布日期:2026-03-17
作者简介:谭琦扬（2000—），男，江苏镇江人，硕士研究生，主要研究方向为模拟集成电路设计。

Design of High-Precision Sigma-Delta DAC with Multi-Bit Quantization

TAN Qiyang¹, ZHANG Ying², DU Jianxin¹, PEI Chunze¹

1. College of Electronic andOptical Engineering & College of Flexible Electronics Future Technology, NanjingUniversity of Posts and Telecommunications, Nanjing 210023, China; 2. School of Integrated Circuit Science andEngineering Industry-Education Integration School,Nanjing University of Posts and Telecommunications, Nanjing 210023, China

Received:2025-11-14 Online:2026-07-02 Published:2026-03-17

摘要/Abstract

摘要： 设计了一种多比特量化的高精度Sigma-Delta DAC。采用3阶4位量化的级联谐振分布式反馈结构（CRFB）调制器，有效降低了模拟电路的设计难度，提升了系统性能；同时采用数据加权平均算法（DWA）电路对电容失配噪声进行整形，以提高整体性能；此外，通过改进开关电容DAC的电路结构并优化传递函数，降低了对运算放大器摆率和带宽的要求。整体电路基于0.15 μm BCD工艺实现，在采样频率为10.24 MHz时，后仿真结果显示输出信号噪声失真比（SNDR）为98.2 dB，总谐波失真（THD）为-102.3 dB，具备良好的动态特性。

关键词: Sigma-DeltaDAC, 开关电容DAC, 级联谐振分布式反馈, 数据加权平均算法

Abstract: A high-precision Sigma-Delta DAC with multi-bit quantization is designed. A 3rd-order 4-bit quantization cascaded resonant distributed feedback (CRFB) modulator is employed to effectively reduce analog circuit design complexity and enhance system performance. Concurrently, a data weighted averaging (DWA) circuit is utilized to shape capacitance mismatch noise, thereby improving overall performance. Furthermore, by refining the circuit structure of the switched-capacitor DAC and optimizing the transfer function, the requirements for the operational amplifier slew rate and bandwidth are reduced. The entire circuit is implemented using a 0.15 μm BCD process. At a sampling frequency of 10.24 MHz, the post-simulation signal-to-noise distortion ratio (SNDR) is 98.2 dB, and the total harmonic distortion (THD) is –102.3 dB, demonstrating excellent dynamic performance.

Key words: Sigma-Delta DAC, switched-capacitor DAC, cascaded resonant distributed feedback, data weighted averaging

中图分类号:

TN402

谭琦扬，张瑛，杜建新，裴春泽. 一种多比特量化的高精度Sigma-Delta DAC设计^*[J]. 电子与封装, 2026, 26(6): 060303 .

TAN Qiyang, ZHANG Ying, DU Jianxin, PEI Chunze. Design of High-Precision Sigma-Delta DAC with Multi-Bit Quantization[J]. Electronics & Packaging, 2026, 26(6): 060303 .

参考文献

[1] 黄福祥. 磁强计中Sigma-Delta DAC的设计[D]. 哈尔滨: 哈尔滨工业大学, 2015.
[2] 黄兆瑞. 高精度音频Sigma-Delta D/A转换器芯片设计研究[D]. 西安: 西安电子科技大学, 2021.
[3] 郑晓燕, 陈群超. 一种高精度音频Sigma-Delta DAC的设计[J]. 中国集成电路, 2024, 33(Z1): 76-81.
[4] 白创, 赵军武. 一种高性能、小面积的Sigma Delta DAC数字电路设计[J]. 科技创新与应用, 2024, 14(33): 107-110, 114.
[5] 韩雁, 廖璐, 黄小伟, 等. 多比特量化的音频DAC中模拟电路的设计[J]. 浙江大学学报(工学版), 2011, 45(9): 1571-1575.
[6] 牛葳. MEMS陀螺中16位数模转换器设计[D]. 哈尔滨: 哈尔滨工业大学, 2020.
[7] WOO S, CHO J K. A switched-capacitor filter with reduced sensitivity to reference noise for audio-band sigma-delta D/A converters[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2016, 63(4): 361-365.
[8] EMARA A S, ROMANOV D, ROBERTS G W, et al. An area-efficient high-resolution segmented ΣΔ-DAC for built-in self-test applications[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2021, 29(11): 1861-1874.
[9] 郭红转. 一种数字陀螺中Σ-ΔDAC的数字调制器设计和验证[J]. 电子技术应用, 2015, 41(4): 53-55.
[10] GOOJANI A R, SANI M T. Digital background calibration for binary DACs in continuous time delta sigma modulators[C]//2019 27th Iranian Conference on Electrical Engineering (ICEE), Yazd, Iran, 2019: 388-392.
[11] 李洋. 16位sigma-delta数模转换器中模拟DAC及滤波器设计[D]. 哈尔滨: 哈尔滨工业大学, 2014.
[12] 刘严. 24位高性能音频sigma-delta DAC的研究与设计[D]. 西安: 西安电子科技大学, 2023.
[13] 徐鹏. 16位Sigma-delta ADC中数字模块的设计[D]. 成都: 电子科技大学, 2020.
[14] 郑若茜. 应用于卫星通信芯片的Sigma Delta DAC研究与设计[D]. 广州: 华南理工大学, 2024.
[15] ASKHEDKAR A A, AGRAWAL G H, GUDGUNTI M. Implementation of 4-bit direct charge transfer switched capacitor DAC with mismatch shaping technique[C]//2015 International Conference on Pervasive Computing (ICPC), Pune, India, 2015: 1-4.
[16] JIN W, PUN K P. A DEM-free sturdy MASH delta-sigma modulator with a highly-linear tri-level DAC[C]//2019 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), Xi’an, China, 2019: 1-2.
[17] 吕立山, 周雄, 李强. 低压低功耗Sigma-Delta调制器综述[J]. 微电子学, 2018, 48(3): 395-400.
[18] 周威威. 应用于音频编解码器电路的Sigma Delta DAC关键技术研究及应用[D]. 南京: 东南大学, 2023.
[19] PAVAN S, THEERTHAM R. Improved offline calibration of DAC mismatch errors in delta-sigma data converters[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(10): 1618-1622.
[20] ZHANG Y, HE X Y, PUN K P. An extremely linear multi-level DAC for continuous-time delta-sigma modulators[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(3): 367-371.
[21] 陈雅雅. 用于高精度电容式微机械加速度计的低通∑△数模转换器研究与实现[D]. 杭州: 浙江大学, 2018.
[22] PARK Y, YANG H, KIM H, et al. Low noise output stage for oversampling audio DAC[C]//2015 28th IEEE International System-on-Chip Conference (SOCC), Beijing, China, 2016: 227-230.

中国电子学会电子制造与封装技术分会会刊

中国半导体行业协会封测分会会刊

无锡市集成电路学会会刊

一种多比特量化的高精度Sigma-Delta DAC设计^*

Design of High-Precision Sigma-Delta DAC with Multi-Bit Quantization

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价

[1]	王子良，赖明豪，郑博博. 一种分段补偿辅助的高精度曲率补偿带隙基准源设计*[J]. 电子与封装, 2026, 26(6): 60302-.
[2]	徐文龙，李洪昌，许峥，姚进，周昕杰. 一种校验码独立存储的EDAC设计[J]. 电子与封装, 2026, 26(5): 50304-.
[3]	陈骞，高宁，丁光洲. 基于STM32H743单片机的I²C批量通信系统设计及其应用[J]. 电子与封装, 2026, 26(5): 50305-.
[4]	任罗伟，袁介燕，冯建飞，高灿灿. 一种超低过冲电压的低功耗LDO电路设计[J]. 电子与封装, 2026, 26(5): 50301-.
[5]	万璐绪，程雪峰，高国平. 支持预置位的电平转换结构设计[J]. 电子与封装, 2026, 26(4): 40301-.
[6]	杨业, 符青, 曹靖, 王志龙, 胡兵, 汤涛. 一种数字波束合成芯片的FPGA验证系统搭建[J]. 电子与封装, 2026, 26(3): 30301-.
[7]	谢凌寒，幸仁松. 一种低静态电流的车用降压芯片[J]. 电子与封装, 2026, 26(2): 0-020301.
[8]	王雪萍，蔡永涛，张长胜，马金龙. 基于锁相环的Flash FPGA时钟网络架构设计[J]. 电子与封装, 2026, 26(1): 10301-.
[9]	张诚, 刘志利. 基于PWM的高精度可调电流输出驱动电路[J]. 电子与封装, 2026, 26(1): 10304-.
[10]	宋新瑶，李浩，唐天哲，张有涛，叶庆国，张翼. 14 bit、10 GSample/s数模转换器研究与设计^*[J]. 电子与封装, 2025, 25(12): 120301-.
[11]	赵安，李浩，张有涛，罗宁，张长春，张翼. 一种40 GSample/s超高速采样保持电路^*[J]. 电子与封装, 2025, 25(11): 110301-.
[12]	许嘉航，白春风. 28 nm CMOS工艺下电平移位器的对比研究^*[J]. 电子与封装, 2025, 25(11): 110302-.
[13]	陈光威，陈呈，陈文涛，王超，张志福. 基于JESD204B协议的信号采集电路系统设计[J]. 电子与封装, 2025, 25(10): 100301-.
[14]	徐玉婷，孙玉龙，曹正州，张艳飞，谢达. 一款用于高性能FPGA的多通道HBM2-PHY电路设计[J]. 电子与封装, 2025, 25(10): 100302-.
[15]	鲍宜鹏，苗韵，杨晓刚，傅建军. 时钟恢复系统研究与实现^*[J]. 电子与封装, 2025, 25(9): 90301-.