|
|
高温共烧陶瓷金属化膜厚影响因素分析
唐利锋, 程 凯, 庞学满, 张鹏飞
金属化膜厚是影响高温共烧陶瓷电性能的重要因素之一。研究了高温共烧陶瓷钨金属化浆料粒度、丝网规格、印刷工艺参数和烧结温度对膜厚的影响。结果表明通过控制浆料中的金属颗粒粒径，提高印刷丝网丝径和涂布的感光膜层厚度，优化印刷刮刀移动速度和烧结温度可获得设计需要的金属化厚膜层。
X
唐利锋, 程 凯, 庞学满, 张鹏飞. 高温共烧陶瓷金属化膜厚影响因素分析[J]. 电子与封装, 2018, 18(10): 1-3.
TANG Lifeng, ChENG Kai, PANG Xueman, ZHANG Pengfei. Investigation of Metallization Film on High Temperature Co-fired Ceramics[J]. Electronics and Packaging, 2018, 18(10): 1-3.
|
|
|
晶圆减薄表面损伤层对断裂强度影响的研究
冯小成，李 峰，李洪剑，荆林晓，贺晋春，井立鹏
介绍了晶圆机械磨削减薄原理、工艺过程和风险，分析了晶圆减薄损伤层厚度的影响因素，并对损伤层厚度与晶圆断裂强度的关系进行了研究。研究表明，在一定范围内，选用大目数磨轮、提升主轴转速、降低主轴进给速度能够有效减小减薄后晶圆被加工面损伤层的厚度，晶圆被加工面损伤层的厚度越小，其断裂强度越大。优化后的机械磨削减薄工艺提高了机械磨削减薄晶圆断裂强度，降低了减薄晶圆碎片率，提升了封装可靠性。
X
冯小成，李 峰，李洪剑，荆林晓，贺晋春，井立鹏. 晶圆减薄表面损伤层对断裂强度影响的研究[J]. 电子与封装, 2018, 18(10): 4-8.
FENG Xiaocheng, LI Feng, LI Hongjian, JING Linxiao, HE Jinchun, JING Lipeng. Study on the Effect of Surface Damage Layer on Fracture Strength after Wafer Thinning[J]. Electronics and Packaging, 2018, 18(10): 4-8.
|
|
|
军用裸芯片KGD筛选方法探讨
虞勇坚，吕 栋，邹巧云，冯 佳，陆 坚
军用SIP、MCM、混合IC等先进封装产品对裸芯片的需求日益增大，选用通过可靠性筛选后的KGD是确保最终产品成品率和可靠性的有效保障。基于现有的国内外标准、检测设备和检验环境，针对KGD获取方式中的分立形态裸芯片，通过对单个芯片进行临时夹具装载/卸载，开展电老炼和三温测试，建立分立裸芯片的KGD筛选方法和环境控制方法，使筛选后的裸芯片在技术指标和可靠性指标上达到封装成品的等级要求。对筛选后的合格产品进行可靠性验证，证明提出的KGD筛选方法可以获得满足用户使用要求的KGD产品。
X
虞勇坚，吕 栋，邹巧云，冯 佳，陆 坚. 军用裸芯片KGD筛选方法探讨[J]. 电子与封装, 2018, 18(10): 9-12.
YU Yongjian, LV Dong, ZOU Qiaoyun, FENG Jia, LU Jian. Research on KGD Screening Method for Military Bare Dies[J]. Electronics and Packaging, 2018, 18(10): 9-12.
|
|
|
一种优化FPGA测试配置时间的方法
肖艳梅1 ，陆 锋12
随着现场可编程门阵列（FPGA）规模发展到千万门级以上，配置向量越来越大，超过95％的FPGA制造测试时间用于加载测试配置比特流。为实现FPGA的快速配置测试，提出了一种FPGA快速测试配置及实现方法。采用V93000测试系统，通过在一个周期内加载4行配置向量对电路配置比特流的测试时间进行优化（即4X配置方式）。以Xilinx公司Virtex-7系列FPGA-XC7VX485T为例进行了测试验证。测试数据表明，与一般配置方法相比，4X配置方式下FPGA单次配置时间减少了74.1%，解决了FPGA测试中数据配置与测试时间的矛盾。
X
肖艳梅1 ，陆 锋12. 一种优化FPGA测试配置时间的方法[J]. 电子与封装, 2018, 18(10): 13-16.
XIAO Yanmei, LU Feng. A Method to Optimize the Configuration Time of FPGA Test[J]. Electronics and Packaging, 2018, 18(10): 13-16.
|
|
|
通用印制线路板对芯片老化工艺效率提升的研究
李小亮，何 静
老化试验是指在遵循“浴盆曲线”这一原理的前提下，在元器件筛选试验中将已损坏的器件剔除出去，从而提高元器件的整体可靠性。主要研究如何让同一种封装尺寸的芯片使用同一种老化板，无需因其功能不同而制作不同的老炼加电印制板，从而减少人工和硬件成本，提高加电效率。通过对芯片和老化板的研究，设计出相对应的母板和子板，最终成功完成了通用板的设计，并在此基础上进行扩展，涉及到不同尺寸的芯片种类达三十几种，覆盖芯片型号有数百种。
X
李小亮，何 静. 通用印制线路板对芯片老化工艺效率提升的研究[J]. 电子与封装, 2018, 18(10): 17-20.
LI Xiaoliang, HE Jing. Research on Improving Efficiency of Aging Test by Universal Aging Test Printed Circuit Board[J]. Electronics and Packaging, 2018, 18(10): 17-20.
|
|
|
一种采用仿峰值电流模式的BUCK型DC-DC设计
徐彦峰，王 胜，张 键，曹正州，张旭东
电压模式和峰值电流模式是PWM降压DC-DC最常采用的反馈控制方式，二者优缺点明显。提出了一种名为仿峰值电流模式的新型PWM控制模式，该模式通过逐周期模拟电感电流动态变化的方式，对BUCK型DC-DC电路进行调节控制，使电路既保留了峰值电流模式动态响应速度快、逐脉冲过流检测、补偿结构简单等特点，又具有了电压模式抗噪声能力强且占空比调节不受限制的特点。基于UMC 0.25 μm 2P5M BCD工艺，设计一款采用仿峰值电流模式的宽输入电压的BUCK型DC-DC。使用Hspice对BUCK DC-DC进行整体性能和功能仿真，证明了该仿峰值电流模式结构的优越性，并完成电路版图设计和流片。
X
徐彦峰，王 胜，张 键，曹正州，张旭东. 一种采用仿峰值电流模式的BUCK型DC-DC设计[J]. 电子与封装, 2018, 18(10): 21-25.
XU Yanfeng, WANG Sheng, ZHANG Jian, CAO Zhengzhou, ZHANG Xudong. A Design of Buck DC-DC Based on Simulated Peak Current Mode[J]. Electronics and Packaging, 2018, 18(10): 21-25.
|
|
|
K波段高功率放大器MMIC设计
陆雨茜，陈华康，高 博，龚 敏
基于GaAs pHEMT在微波领域的卓越性能，设计并实现了一款K波段GaAs功率放大器电路。根据阻抗匹配电路、三级级联放大结构来实现输出功率为2 W的K波段GaAs功率放大器。采用ADS软件对电路原理图进行了电学参数优化、版图绘制和电磁场仿真。采用0.25 μm栅长GaAs pHEMT工艺完成电路的设计，放大器输出输入端口均匹配到50 Ω。ADS仿真表明，功率放大器工作在21~24.5 GHz时，该放大器的输出功率大于33 dBm，功率附加效率大于25%，功率增益大于19 dB，电路尺寸为2.5 mm×3.2 mm。
X
陆雨茜，陈华康，高 博，龚 敏. K波段高功率放大器MMIC设计[J]. 电子与封装, 2018, 18(10): 26-28.
LU Yuxi, CHEN Huakang, GAO Bo, GONG Min. Design of K-Band Monolithic Power Amplifer[J]. Electronics and Packaging, 2018, 18(10): 26-28.
|
|
|
基于AD9680的改进型电源轨电路设计及验证
薛 亮1，罗新元1，苏郁秋1，孙 天2
为了能够开发性能更稳定、性价比更高的ADC电路，设计了一种基于AD9680的改进型电源轨电路。该电路由AD9680、LDO与电压调节芯片组成，并对其设计原理进行了分析。通过试验证明了该电路稳定、可靠，节省了设计成本。
X
薛 亮1，罗新元1，苏郁秋1，孙 天2. 基于AD9680的改进型电源轨电路设计及验证[J]. 电子与封装, 2018, 18(10): 29-31.
XUE Liang1, LUO Xingyuan1, SU Yuqiu1, SUN Tian2. Design and Verification of Improved Power Rail Circuit Based on AD9680[J]. Electronics and Packaging, 2018, 18(10): 29-31.
|
|
|
电镀镍层作为掩模层的薄膜电路制备方法
刘玉根，孙 林
利用电镀镍层作为刻蚀掩模层可制备得到性能优良的薄膜电路。该制备方法避免了传统制备工艺中的“二次光刻”，简化了生产步骤，提高了生产效率，并且降低了生产成本。通过该方法制备的薄膜电路键合强度、结合力优异，且比传统工艺具有更高的微带线精度。
X
刘玉根，孙 林. 电镀镍层作为掩模层的薄膜电路制备方法[J]. 电子与封装, 2018, 18(10): 32-35.
LIU Yugen, SUN Lin. Thin-film Circuits Preparation with Electroplated Nickel Layer as Mask Layer[J]. Electronics and Packaging, 2018, 18(10): 32-35.
|
|
|
30 V NLDMOS结构优化及SEB能力提高
李燕妃，吴建伟，顾 祥，洪根深
随着空间技术和核技术的快速发展，越来越多的先进半导体器件应用于军事和航天电子系统。利用TCAD模拟仿真软件，设计一种抗辐射加固30 V N型LDMOS器件结构，开展LDMOS器件的单粒子烧毁效应（SEB）研究。诱发单粒子烧毁效应源于N型MOSFET器件中的寄生NPN三极管在光电流作用下开启并维持工作。从版图设计和工艺设计角度考虑提高器件的抗单粒子烧毁能力的因素，包括LDD浓度、LDD长度、P型埋层结构、工作电压和LET能量等。通过抗辐射设计和工艺加固，获得击穿电压34.6 V、导通电阻只有10.04 mΩ?mm2的LDMOS器件，同时在工作电压30 V时，器件的抗单粒子烧毁能力达到100 MeV?cm2/mg。
X
李燕妃，吴建伟，顾 祥，洪根深. 30 V NLDMOS结构优化及SEB能力提高[J]. 电子与封装, 2018, 18(10): 36-39.
LI Yanfei, WU Jianwei, GU Xiang, HONG Genshen. Structure Optimization for SEB Tolerant Enhancement in 30 V NLDMOS[J]. Electronics and Packaging, 2018, 18(10): 36-39.
|
|
|
电子束曝光邻近效应修正研究
尤 春，刘维维
随着半导体工业的不断发展，掩模上图形的尺寸也越来越小，邻近效应越来越严重，对邻近效应的修正也就越发重要、越发困难。主要介绍了邻近效应及其产生机理，并以Leica SB350电子束曝光机为手段，结合实验数据，使用PARAPROX软件建立PEC（proximity effect correction parameter files）文件，确定相应校正参数，对邻近效应进行修正，在实际应用中取得了较好的效果。
X
尤 春，刘维维. 电子束曝光邻近效应修正研究[J]. 电子与封装, 2018, 18(10): 40-43.
YOU Chun, LIU Weiwei. Proximity Effect Correction in E-Beam Lithography[J]. Electronics and Packaging, 2018, 18(10): 40-43.
|
|
|
光MOS继电器中的光电管设计
刘祥晟，张明，高向东
近年来，光MOS继电器以其可靠性高、开关速度快等优点越来越受到人们的关注。光电继电器通过将光学器件和功率半导体封装在同一管壳内，通过光电耦合技术实现了低压控制高压的开关，是一种新型的固体继电器。讨论了光MOS继电器的工作原理和结构特点，对其内部的光电二极管阵列结构进行了设计仿真，确定了光电二极管的衬底浓度和吸收厚度参数，并合理选择相应MOS功率管完成匹配。照此研制出的光电继电器产品可以满足市场需求。
X
刘祥晟，张明，高向东. 光MOS继电器中的光电管设计[J]. 电子与封装, 2018, 18(10): 44-47.
LIU Xiangshen, ZHANG Ming, GAO Xiangdong. Photo Diode Design in Photoelectric Relays[J]. Electronics and Packaging, 2018, 18(10): 44-47.
|
|
