高速SRAM编译器时序算法

doi:10.16257/j.cnki.1681-1070.2016.0081

电子与封装 ›› 2016, Vol. 16 ›› Issue (7): 22 -25. doi: 10.16257/j.cnki.1681-1070.2016.0081

高速SRAM编译器时序算法

黄　奔¹，彭　力²，吴海宏²

1.江南大学，江苏无锡214122；2.中国电子科技集团公司第58研究所，江苏无锡214035

收稿日期:2016-03-21 出版日期:2016-07-20 发布日期:2016-07-20
作者简介:黄　奔（1989—），男，湖北咸宁人，江南大学集成电路工程研究生，现在无锡中科芯模拟部门从事存储编译器电路设计工作。

High-Speed SRAM Compiler Timing Algorithm

HUANG Ben¹，PENG Li²，WU Haihong²

1.Jiangnan University，Wuxi 214122，China；2.China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214035，China

Received:2016-03-21 Online:2016-07-20 Published:2016-07-20

摘要/Abstract

摘要： 介绍了一种通用嵌入式存储器（SRAM）编译器时序建模的方法。通过对存储器关键路径延时分析，时序模型采用分段拓展的建模方式，用Rows、Columns来对SRAM进行分段，分别讨论各段对时序的影响。采用双线性插值法对模型进一步优化，较大程度上提高了模型的精度。最后与ARM公司0.13 μm工艺的存储编译器进行了验证和对比。结果表明，该模型能够较为精确地描述存储编译器时序。

关键词: 存储编译器, SRAM IP, 时序建模, 双线性插值

Abstract: The paper introduces a method of SRAM compiler timing modelling.By analyzing the delay of the critical path，timing model adopts segmented expansion method to discuss the impact of segments on timing. The bilinear interpolation method further optimizes the timing model，thereby greatly improving the accuracy. The compiler is then compared with the ARM 0.13 μm memory compiler.The results show that the model is capable of accurate description of the timing.

Key words: memory compiler, SRAM IP, timing, bilinear interpolation

中图分类号:

TN402

黄　奔, 彭　力, 吴海宏. 高速SRAM编译器时序算法[J]. 电子与封装, 2016, 16(7): 22 -25.

HUANG Ben, PENG Li, WU Haihong. High-Speed SRAM Compiler Timing Algorithm[J]. Electronics & Packaging, 2016, 16(7): 22 -25.

[1]	任罗伟，袁介燕，冯建飞，高灿灿. 一种超低过冲电压的低功耗LDO电路设计[J]. 电子与封装, 2026, 26(5): 50301-.
[2]	徐文龙，李洪昌，许峥，姚进，周昕杰. 一种校验码独立存储的EDAC设计[J]. 电子与封装, 2026, 26(5): 50304-.
[3]	陈骞，高宁，丁光洲. 基于STM32H743单片机的I²C批量通信系统设计及其应用[J]. 电子与封装, 2026, 26(5): 50305-.
[4]	万璐绪，程雪峰，高国平. 支持预置位的电平转换结构设计[J]. 电子与封装, 2026, 26(4): 40301-.
[5]	杨业, 符青, 曹靖, 王志龙, 胡兵, 汤涛. 一种数字波束合成芯片的FPGA验证系统搭建[J]. 电子与封装, 2026, 26(3): 30301-.
[6]	谢凌寒，幸仁松. 一种低静态电流的车用降压芯片[J]. 电子与封装, 2026, 26(2): 0-020301.
[7]	王雪萍，蔡永涛，张长胜，马金龙. 基于锁相环的Flash FPGA时钟网络架构设计[J]. 电子与封装, 2026, 26(1): 10301-.
[8]	张诚, 刘志利. 基于PWM的高精度可调电流输出驱动电路[J]. 电子与封装, 2026, 26(1): 10304-.
[9]	宋新瑶，李浩，唐天哲，张有涛，叶庆国，张翼. 14 bit、10 GSample/s数模转换器研究与设计^*[J]. 电子与封装, 2025, 25(12): 120301-.
[10]	赵安，李浩，张有涛，罗宁，张长春，张翼. 一种40 GSample/s超高速采样保持电路^*[J]. 电子与封装, 2025, 25(11): 110301-.
[11]	许嘉航，白春风. 28 nm CMOS工艺下电平移位器的对比研究^*[J]. 电子与封装, 2025, 25(11): 110302-.
[12]	陈光威，陈呈，陈文涛，王超，张志福. 基于JESD204B协议的信号采集电路系统设计[J]. 电子与封装, 2025, 25(10): 100301-.
[13]	徐玉婷，孙玉龙，曹正州，张艳飞，谢达. 一款用于高性能FPGA的多通道HBM2-PHY电路设计[J]. 电子与封装, 2025, 25(10): 100302-.
[14]	鲍宜鹏，苗韵，杨晓刚，傅建军. 时钟恢复系统研究与实现^*[J]. 电子与封装, 2025, 25(9): 90301-.
[15]	李浩钰，顾晓峰，虞致国. 面向手势识别的CMOS图像读出电路设计^*[J]. 电子与封装, 2025, 25(8): 80101-.

中国电子学会电子制造与封装技术分会会刊

中国半导体行业协会封测分会会刊

无锡市集成电路学会会刊

高速SRAM编译器时序算法

High-Speed SRAM Compiler Timing Algorithm

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价