|
|
基于Chiplet的三维集成计算与存储架构*
单光宝;凡翔;郑彦文;曹会华
5G通信、人工智能、物联网技术的蓬勃发展对计算与存储系统架构提出了更高需求。传统二维计算与存储架构无法满足当下计算密集型应用对延时、带宽和能效的需求。基于Chiplet的三维集成架构可以有效解决传统二维计算与存储系统性能优化面临的诸多瓶颈。回顾了基于Chiplet的计算与存储架构，介绍了单片多核、异构多核及基于Chiplet的三维集成架构，概述了基于Chiplet的主流存储架构与新兴的存算一体架构，并对计算架构与存储架构分别进行了比较与讨论。给出了基于Chiplet的三维集成计算与存储架构设计面临的挑战和未来发展方向。
X
单光宝;凡翔;郑彦文;曹会华. 基于Chiplet的三维集成计算与存储架构*[J]. 电子与封装, 2024, 24(9): 90201-.
SHAN Guangbao, FAN Xiang, ZHENG Yanwen, CAO Huihua. Chiplet-Based Computing and Memory Three-Dimension Integration Architectures[J]. Electronics & Packaging, 2024, 24(9): 90201-.
|
|
|
国产G200型LTCC生瓷带应用研究
兰耀海;吕洋;王飞;沐方清;张鹏飞
为了推动低温共烧陶瓷（LTCC）生瓷带的国产化进程，同时系统深入地研究国产LTCC生瓷带的工艺加工性能和工程化应用，以进口LTCC浆料和自主研发的G200型LTCC生瓷带为研究对象，采用LTCC工艺制作测试基板，设计一系列应用验证实验方案，测试并研究G200型LTCC生瓷带的印刷精度、尺寸稳定性、烧结收缩率以及浆料共烧匹配性等关键性能。通过优化生瓷带的预热工艺、导体印刷等工艺参数，选择合适的基板放大系数及基板层数，使制作的LTCC基板产品达到实际应用要求。
X
兰耀海;吕洋;王飞;沐方清;张鹏飞. 国产G200型LTCC生瓷带应用研究[J]. 电子与封装, 2024, 24(9): 90202-.
LANYaohai, LYUYang, WANGFei, MUFangqing, ZHANG Pengfei. Research on the Application of Domestic G200 Type LTCC Green Tape[J]. Electronics & Packaging, 2024, 24(9): 90202-.
|
|
|
不同设备水汽含量检测比对分析
杨迪;李灿
介绍了2023年国内9家检测机构对空封陶瓷封装内部水汽含量检测的比对情况。水汽含量检测是反馈电子元器件封装工艺的重要手段，依据GJB548C—2021《微电子器件试验方法和程序》中的方法，通过质谱原理得到以10－6为单位的水汽含量值。近些年，国内检测机构所使用的水汽含量检测设备处于新旧型号的更新迭代中，通过此次的比对数据来识别不同设备对封装内部水汽含量接近检测极限值时的检测差异程度，了解设备的性能状态，以提高机构间检测数据的互认度。制定了检测比对的详细方案，比对结果具有指导性。
X
杨迪;李灿. 不同设备水汽含量检测比对分析[J]. 电子与封装, 2024, 24(9): 90203-.
YANG Di, LI Can. Comparative Analysis of Water Vapor Content Detection for Different Equipment[J]. Electronics & Packaging, 2024, 24(9): 90203-.
|
|
|
倒装芯片焊点缺陷无损检测技术
李可;朱逸;顾杰斐;赵新维;宿磊;MichaelPecht
倒装芯片技术因其高封装密度和高可靠性等优势，已成为微电子封装的主要发展方向。然而，随着倒装芯片焊点尺寸和间距迅速减小，焊点往往容易出现裂纹、空洞、缺球等微缺陷，严重影响芯片性能并导致芯片失效。因此，对倒装芯片进行缺陷检测以提高电子封装的可靠性至关重要。无损检测技术作为工业领域一种重要的缺陷检测手段，已被成功应用于检测焊点缺陷，常用方法包括光学检测、热红外检测、X射线检测、超声检测、振动检测等。分别阐述了以上无损检测方法的原理及其在焊点缺陷检测领域应用的主要成果，并总结了无损检测方法的优缺点。
X
李可;朱逸;顾杰斐;赵新维;宿磊;MichaelPecht. 倒装芯片焊点缺陷无损检测技术[J]. 电子与封装, 2024, 24(9): 90204-.
LI Ke, ZHU Yi, GU Jiefei, ZHAO Xinwei, SU Lei, Michael Pecht. Non-Destructive Detection Technology for Solder Joint Defects of Flip Chip[J]. Electronics & Packaging, 2024, 24(9): 90204-.
|
|
|
Cu/SAC305/Cu焊点界面Ag和Sn扩散差异性研究*
黄哲;郑耀庭;姚尧
电子元器件不断向小型化发展，电流密度也随之增大，因此焊点中的电迁移问题日益严重。电迁移现象的本质是元素扩散，为解决该问题并提升焊点的可靠性，必须深入研究焊点中的元素扩散过程。焊点通电时伴随着焦耳热，因此需综合考虑电效应和热效应。为解耦电迁移过程中的电流效应和热效应，分别进行了电流密度为1.04×104A/cm2、温度为120 ℃的通电测试以及120 ℃下的热扩散测试。实验结果显示，两种条件下Cu基体内Ag和Sn扩散行为存在差异，并且观察到了Cu6Sn5金属间化合物（IMC）。从化学亲和力的角度计算发现，Cu-Sn的化学亲和力约为Cu-Ag的4倍，这表明Cu-Sn间更容易发生化学反应，从而阻碍Sn在Cu基体中的扩散。最后，通过分子动力学模拟得出，DAg/DSn比值为2.788~7.386。
X
黄哲;郑耀庭;姚尧. Cu/SAC305/Cu焊点界面Ag和Sn扩散差异性研究*[J]. 电子与封装, 2024, 24(9): 90205-.
HUANG Zhe, ZHENGYaoting, YAO Yao. Study on the Diffusion Difference of Ag and Sn at Cu/SAC305/Cu Solder Joint Interface[J]. Electronics & Packaging, 2024, 24(9): 90205-.
|
|
|
键合参数对电镀金键合性能的影响*
王世春;沈若尧;任长友;张欣桐;武帅;邓川;王彤;郭可升;刘宏;郝志峰
采用超声波键合对由无氰电镀金和含氰电镀金制备的封装材料进行金丝键合测试，研究了键合工艺参数（超声功率、超声时间、键合压力）对键合性能的影响。结果表明，采用无氰电镀金液的底材材料硬度高，金丝焊球处发生失效的现象较多，而采用含氰电镀金液的底材材料硬度低，金丝焊球处发生失效的现象较少。对于低硬度的电镀金层，其焊球直径和键合高度都较低，有助于键合金丝和电镀金界面实现更好的融合。超声时间是影响键合性能的主要因素，当超声时间增加至300
ms，金丝焊球不再出现失效，有效解决了键合性能不良的问题。
X
王世春;沈若尧;任长友;张欣桐;武帅;邓川;王彤;郭可升;刘宏;郝志峰. 键合参数对电镀金键合性能的影响*[J]. 电子与封装, 2024, 24(9): 90206-.
WANG Shichun, SHEN Ruoyao, REN Changyou, ZHANG Xintong, WU Shuai, DENG Chuan, WANG Tong, GUO Kesheng, LIU Hong, HAO Zhifeng. Influence of Bonding Parameters on the Bonding Performance of Electroplated Gold[J]. Electronics & Packaging, 2024, 24(9): 90206-.
|
|
|
集成电路异构集成封装技术进展
陈祎;岳琨;吕复强;姚大平
随着集成电路临界尺寸不断微缩，摩尔定律的持续性受到了越来越大的挑战，这使得不同类型芯片的异构集成技术成为后摩尔时代至关重要的技术趋势。先进封装技术正在经历一场转型，其关注点逐渐从单一器件转向整体系统性能和成本。传统的芯片封装正朝着三维堆叠、多功能集成和混合异构集成的方向发展，以实现集成产品的高度集成、低功耗、微型化和高可靠性等优势。概述了芯片异构集成封装技术的发展轨迹和研究现状，并探讨了面临的技术挑战以及未来的发展趋势。
X
陈祎;岳琨;吕复强;姚大平. 集成电路异构集成封装技术进展[J]. 电子与封装, 2024, 24(9): 90207-.
CHEN Yi, YUE Kun, LYU Fuqiang,YAO Daping. Advances in Heterogeneous Integration Packaging Technology of Integrated Circuits[J]. Electronics & Packaging, 2024, 24(9): 90207-.
|
|
|
基于RISC-V和可重构智能加速核的异构SoC系统设计*
权良华, 王艺霖, 黎思越, 李世平, 陈铠, 邓松峰, 何国强, 冯书谊, 傅玉祥, 李丽
提出了可重构智能加速核架构，并设计了可重构激活函数乘累加单元（ACT-MAC），旨在提高低功耗约束下的运算资源利用率。加速核基于ACT-MAC设计了可重构计算阵列，支持卷积、池化、长短期记忆网络（LSTM）及激活函数等算法的硬件加速。加速核采用乒乓流水线设计，优化了存储分配，显著提升了数据处理效率。该加速核通过协处理器指令拓展（NICE）接口与开源RISC-V处理器集成，形成了完整的片上系统（SoC）。该设计在Nexys Video可编程逻辑门阵列（FPGA）中实现了芯片原型，并在其上部署了LeNet、VGG16和LSTM网络，展示了该SoC芯片原型在图像分类和语义识别等领域的应用潜力。与最近的工作相比，该设计在提升了数字信号处理（DSP）效率并维持了高能效比的同时，支持多种人工智能算法的硬件加速，展现了在嵌入式应用场景中的广阔应用前景。
X
权良华, 王艺霖, 黎思越, 李世平, 陈铠, 邓松峰, 何国强, 冯书谊, 傅玉祥, 李丽. 基于RISC-V和可重构智能加速核的异构SoC系统设计*[J]. 电子与封装, 2024, 24(9): 90301-.
QUAN Lianghua, WANG Yilin, LI Siyue, LI Shiping, CHEN Kai, DENG Songfeng, HE Guoqiang, FENG Shuyi, FU Yuxiang, LI Li. Heterogeneous SoC System Design Based on RISC-V and Reconfigurable Intelligent Acceleration Core[J]. Electronics & Packaging, 2024, 24(9): 90301-.
|
|
|
基于Chisel语言的异步FIFO设计及验证
蒋文成;黄嵩人
采用敏捷硬件开发语言Chisel，对数字系统设计中经常使用的异步先进先出（FIFO）进行设计，使用Chisel语言特性提高了设计效率和质量。使用ChiselTest框架对所设计的异步FIFO进行基本功能仿真验证，使用通用验证方法学（UVM）进行更加完备的功能仿真验证，再使用Quartus Ⅱ软件进行逻辑综合。对比使用Chisel语言与使用传统硬件描述语言（HDL）设计的异步FIFO综合结果，结果表明，使用传统HDL语言设计的异步FIFO消耗了50个组合逻辑单元，而使用Chisel语言设计的异步FIFO，综合后仅消耗了39个组合逻辑单元。
X
蒋文成;黄嵩人. 基于Chisel语言的异步FIFO设计及验证[J]. 电子与封装, 2024, 24(9): 90302-.
JIANG Wencheng, HUANG Songren. Asynchronous FIFO Design and Verification Based on Chisel Language[J]. Electronics & Packaging, 2024, 24(9): 90302-.
|
|
|
基于Xilinx Virtex-7系列FPGA器件配置存储空间PUF可行性探索
郭俊杰;王婧;谢达
在静态随机存取存储器（SRAM）型现场可编程门阵列（FPGA）电路中，当电源启动并进行初始化时，SRAM单元通常会经历一个全面复位的过程。复位过程会导致SRAM单元内部的电荷分布形成一种特有的模式。提出了一种新的方法，利用配置内存中尚未使用的部分来识别电路，对8个Xilinx Virtex-7 FPGA进行总计200 000次的测量，评估了这种方法在同一电路中的一致性和在不同电路之间的差异性，以及随温度变化时和随时间老化后的稳定性。研究结果显示，SRAM物理不可克隆函数（PUF）能够有效地区分不同的FPGA电路。
X
郭俊杰;王婧;谢达. 基于Xilinx Virtex-7系列FPGA器件配置存储空间PUF可行性探索[J]. 电子与封装, 2024, 24(9): 90303-.
GUO Junjie, WANG Jing, XIE Da. Exploration of the Feasibility of PUF Based on the Configuration Memory Space of Xilinx Virtex-7 Series FPGA Devices[J]. Electronics & Packaging, 2024, 24(9): 90303-.
|
|
|
带窗口比较器的高速RS-485接收器
贺凌炜;蒋志林
将窗口比较器和高速比较器相结合，在实现RS-485接收器开路、短路和端接失效保护功能的前提下，解决了阈值偏斜方法造成的工作速率低的问题。采用5 V工艺，在稍增接收器静态功耗（5%）和版图面积（10%）后，将工作速率提高到了50 Mbit/s。
X
贺凌炜;蒋志林. 带窗口比较器的高速RS-485接收器[J]. 电子与封装, 2024, 24(9): 90304-.
HE Lingwei, JIANG Zhilin. High Speed RS-485 Receiver with Window Comparator[J]. Electronics & Packaging, 2024, 24(9): 90304-.
|
|
|
导电胶加速寿命模型评价方法研究
文科;谭骁洪;邢宗锋;罗俊;余航
简要介绍了导电胶的失效模式和机理，设计加速寿命试验对导电胶工艺可靠性开展研究，选取导电胶工艺中的关键参数进行正交试验，确定温度应力作为导电胶贴装失效的加速应力。采用定时截尾方法进行试验，利用Arrhenius模型对试验结果进行分析，建立导电胶加速寿命可靠性评价模型，最终完成了对导电胶加速寿命可靠性模型的评价，为导电胶工艺在半导体集成电路中的应用和可靠性改进提供依据。
X
文科;谭骁洪;邢宗锋;罗俊;余航. 导电胶加速寿命模型评价方法研究[J]. 电子与封装, 2024, 24(9): 90401-.
WEN Ke, TAN Xiaohong, XING Zongfeng, LUO Jun, YU Hang. Research on Evaluation Method of Conductive Adhesive Accelerated Life Model[J]. Electronics & Packaging, 2024, 24(9): 90401-.
|
|
|
厚膜印刷陶瓷基板的版内电阻一致性改进
焦峰;邹欣;陈明祥
使用丝网印刷工艺生产厚膜印刷陶瓷基板时，经常会出现版内不同区域印刷电阻不一致的问题。通过对丝网印刷过程中的网版张力、回弹力以及刮刀下压力的综合分析，得出印刷在承印物上的浆料量与网版张力、回弹力及下压力的合力成正相关的关系，进而分析得到刮刀印刷方向对于线型电阻的印刷有较大影响。经实验验证，相较于传统的刮刀平行于线型电阻长度方向印刷，当刮刀垂直于线型电阻长度方向进行印刷时，版内电阻漂移率从11.24%缩窄至4.46%，产品印刷电阻一致性得到较大程度的改善，可满足产品公差上下限要求，避免了昂贵的激光修阻工艺，节约了成本。通过实验证明对于复杂图形，线条取向与刮刀印刷方向的相互关系对浆料分布的均匀性有明显影响，复杂图形也验证了该结论的普适性。
X
焦峰;邹欣;陈明祥. 厚膜印刷陶瓷基板的版内电阻一致性改进[J]. 电子与封装, 2024, 24(9): 90402-.
JIAO Feng, ZOU Xin,CHEN Mingxiang. Improvement of the Intra Plate Resistance Consistency of the Thick Film Printed Ceramic Substrates[J]. Electronics & Packaging, 2024, 24(9): 90402-.
|
|
|
反熔丝FPGA器件应用失效分析
完文韬;郭永强;孙杰杰;隽扬
反熔丝器件具有低功耗、高可靠、抗辐照性能优良等特点，作为航天领域广泛使用的核心芯片，其失效机理尤为重要。针对某型反熔丝器件板级应用失效问题，列出故障树，对疑点逐一排查，配合后仿真波形，最终定位了故障原因，并进行了失效机理分析。故障发生原因与开发软件版本等因素相关，使用者往往不了解软件版本的更新细节，该因素通常不易被设计者重视。针对该失效问题提出了解决措施，选取样品重新进行烧写测试。经过实测验证，故障现象消失，改进措施有效。
X
完文韬;郭永强;孙杰杰;隽扬. 反熔丝FPGA器件应用失效分析[J]. 电子与封装, 2024, 24(9): 90501-.
WAN Wentao, GUO Yongqiang, SUN Jiejie, JUAN Yang. Failure Analysis of Anti-fuse FPGA Device Applications[J]. Electronics & Packaging, 2024, 24(9): 90501-.
|
|
|
基于目标检测的陶封芯片焊缝缺陷X射线检测方法
顾杰斐
2024年第24卷第9期
pp.090601
X
顾杰斐. 基于目标检测的陶封芯片焊缝缺陷X射线检测方法[J]. 电子与封装, 2024, 24(9): 90601-.
|
|
