电路与系统 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 14位10 GSample/s数模转换器研究与设计 宋新瑶, 李浩, 唐天哲, 张有涛, 叶庆国, 张翼, DOI: 10.16257/j.cnki.1681-1070.2025.0140 Select 一种STT-MRAM型NVSRAM单元电路设计 李晓龙，王克鑫，叶海波 DOI: 10.16257/j.cnki.1681-1070.2025.0050 摘要 （7）      PDF （1450KB）（2）    可视化    提出了一种基于自旋转移力矩磁随机存储器（STT-MRAM）的非易失性静态随机存储器（NVSRAM）单元电路结构。该结构主要由传统6T SRAM单元和非易失性磁性隧道结（MTJ）2部分构成，2者相互独立。在电路正常进行读写操作时MTJ模块不工作，电路等效为传统6T单元。只有在电路断电前，MTJ才开始存储节点数据，上电后存储节点自动恢复为断电前状态。这种独立模式极大地降低了电路功耗和时序复杂度。该电路读写操作和MTJ数据操作可以同步进行，MTJ存储数据不会影响当前存储节点的数据状态。仿真结果表明，该电路结构具有较低的写功耗，与6T单元相当。电路具有较短的数据恢复时间，仅需194 ps。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第6期 pp. 060301 Select 一种高精度离散时间Sigma-Delta调制器的设计 郭林，万江华，邓欢 DOI: 10.16257/j.cnki.1681-1070.2025.0057 摘要 （48）      PDF （1765KB）（95）    可视化    阐述了一种3阶3位量化离散时间Sigma-Delta调制器的设计。考虑到节约功耗和面积，调制器结构选择级联积分前馈（CIFF）结构。调制器的3位量化由7个多位比较器实现，为实现高精度，使用gain-boosting技术来提高积分器中运放的增益；同时使用数据加权平均（DWA）电路对输入端数模转换器（DAC）电容失配引入的噪声进行整形进而提高有效位数。调制器采用55 nm CMOS工艺设计，在电源电压为3.3 V、温度为27 ℃、典型tt工艺角下，带宽为16 kHz，有效位数为19.10位。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第6期 pp. 060302 Select 面向CMOS图像传感器的噪声抑制研究进展* 陈建涛，郭劼，钟啸宇，顾晓峰，虞致国 DOI: 10.16257/j.cnki.1681-1070.2025.0059 摘要 （86）      PDF （2527KB）（407）    可视化    作为一种典型的固体成像传感器，CMOS图像传感器（CIS）利用标准的CMOS工艺将像素、信号处理电路集成到一块芯片上。在CIS的设计过程中，噪声的存在会给图像引入随机变化，给图像质量和信噪比带来不利影响，尤其是在低光照条件下，这种影响更加明显。为了提高CIS的成像质量，必须采取措施以最大限度地减小噪声的影响。回顾了CIS的架构和典型的噪声模型，从像素单元和读出电路2方面详细分析了各种噪声抑制方法的最新进展和各项指标对比，并讨论和展望了低噪声CIS可能的发展方向。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第6期 pp. 060303 Select 一种支持循环缓冲的中断系统的设计与验证* 沈一帆，谭勋琼 DOI: 10.16257/j.cnki.1681-1070.2025.0060 摘要 （20）      PDF （1483KB）（7）    可视化    针对超长指令字（VLIW）结构高性能数字信号处理器（DSP）设计了高效安全的中断处理系统，支持12级可屏蔽中断、非屏蔽中断（NMI）与软硬件中断嵌套。针对循环缓冲区中断对程序流的破坏，设计了一种专门的中断响应与处理机制，确保在高频中断情况下，循环缓冲区中的数据处理不受中断影响，从而避免数据丢失或程序崩溃。针对VLIW结构的特点，优化了中断处理流程，减少了中断响应延迟。仿真结果表明，本设计的中断响应时间相较传统方法缩短25%，且保证了复杂程序在中断处理时的数据完整性与执行安全性。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第6期 pp. 060304 Select 布局驱动的混合流装箱 董志丹, 许慧, 肖俊 DOI: 10.16257/j.cnki.1681-1070.2025.0065 摘要 （25）      PDF （1161KB）（15）    可视化    对于整个电路，所有基本逻辑单元（BLE）连接都是通过它们之间的线网来进行。装箱会改变线网之间的连接方式，而不同的线网连接方式最终对应的运行时间是不一样的。提出的混合流装箱首先根据混合首选聚类算法对BLE进行全局最优配对，最大限度减少关键路径上的时延；其次根据配对BLE的最大和最小亲和力值计算极差，根据极差计算平衡电路时序和面积的阈值，当BLE之间的亲和力值小于阈值时通过“爬山”算法保证了装箱面积不会过大。整个算法时序计算是在布局后进行，能够得到更准确的时序信息，选出更优的关键路径进行装箱，提高了时序余量，减少了电路的最终运行时间。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第5期 pp. 050301 Select 基于FPGA的CAN_FD控制器的设计与验证 罗旸, 何志豪 DOI: 10.16257/j.cnki.1681-1070.2025.0129 Select 一种基于电流偏置的新型上电复位电路设计 许家欣，钱逸 DOI: 10.16257/j.cnki.1681-1070.2025.0031 摘要 （38）      PDF （949KB）（32）    可视化    随着数字电路模块的复杂程度越来越高，上电复位（POR）电路对于在启动时初始化数字逻辑到已知的状态至关重要。基于0.18 μm工艺设计了一种新型POR电路，该POR电路基于带启动电路的电流偏置结构，电源上电更稳定，而且增加了使能端，使电路可用于低功耗场景，此外，电流镜技术和分压电阻的运用，不仅使电源阈值调节简单，还增加了迟滞，降低了输出回路的电源噪声。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第4期 pp. 040301 Select 4通道S波段硅基SiP模块的设计与实现 傅祥雨 DOI: 10.16257/j.cnki.1681-1070.2025.0035 摘要 （49）      PDF （1780KB）（64）    可视化    为满足下一代卫星通信机载有源相控阵天线系统小型化要求，采用三维堆叠系统级封装(SiP)中的硅通孔（TSV）技术，设计并实现一种高集成度的4通道S波段射频SiP模块。该SiP模块采用0.2 mm厚度的声表滤波器芯片，尺寸仅为15.8 mm×16.8 mm×1.95 mm，相较于传统高温共烧陶瓷封装模块，体积缩小85%以上。使用辅助设计软件对SiP模块进行设计与仿真，实测结果显示，该SiP模块在1 980～2 300 MHz频率范围内，增益为1～5 dB，幅度一致性优于±1 dB，相位一致性优于±5°，带外抑制优于30 dB（1 980～2 010 MHz频段优于50 dB）。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第4期 pp. 040302 Select 一种应用于电流舵DAC的熔丝校准方法 何光旭，袁何龙，王佳琪 DOI: 10.16257/j.cnki.1681-1070.2025.0038 摘要 （27）      PDF （1126KB）（28）    可视化    为解决电流舵DAC中的电流源失配问题，提出了一种熔丝校准方法，通过静态校准技术来修正工艺偏差带来的电流源失配，其核心是熔丝预编程架构，允许对多个独立的熔丝校正单元执行多次预写迭代烧录，从而微调电流输出，直至通过实际测试验证满足既定性能标准，最终执行永久烧录。设计的电路基于0.18 μm CMOS工艺流片，测试结果表明，电路的DNL从校准前的-0.1~0.299 LSB降到校准后的-0.05~0.197 LSB。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第4期 pp. 040303 Select 一种高速半带插值滤波器的设计方法* 季心洁，王志亮 DOI: 10.16257/j.cnki.1681-1070.2025.0102 摘要 （57）      PDF （1139KB）（22）    可视化    为了满足高速通信系统和数字信号处理中对数据插值的需求，提出了一种基于半带滤波器的高速插值滤波器的设计方法。该方法利用半带滤波器的系数稀疏性与对称性，采用多路并行结构显著减少了乘法运算的数量和计算复杂度。详细介绍了半带滤波器的频域特性及其在插值中的应用，探讨了滤波器的设计步骤、硬件实现以及资源优化方法。仿真结果表明，该滤波器设计方法能够在保证滤波性能的前提下，大幅提升插值速度，适合高速和实时信号处理的应用场景。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第4期 pp. 040304 Select 一款用于高性能FPGA的多通道HBM2-PHY电路设计 徐玉婷, 孙玉龙, 曹正州, 张艳飞 DOI: 10.16257/j.cnki.1681-1070.2025.0117 Select JESD204B型多通道高速SiP处理芯片的设计与分析 盛沨, 田元波, 谢达 DOI: 10.16257/j.cnki.1681-1070.2025.0120 Select 高效率LSTM硬件加速器设计与实现 陈铠, 贺傍, 滕紫珩, 傅玉祥, 李世平 DOI: 10.16257/j.cnki.1681-1070.2025.0103 Select 一种12位电压与电流组合型DAC设计 桂伯正,黄嵩人 DOI: 10.16257/j.cnki.1681-1070.2025.0015 摘要 （87）      PDF （1288KB）（53）    可视化    采用40 nm CMOS工艺设计了一款12位200 kSample/s低功耗数模转换器（DAC）芯片。结合建立速度和静态性能的设计指标，设计了“7+5”分段式电压与电流组合型结构和AB类输出缓冲器，在保证建立速度的条件下考虑到电阻的失配性，实现了良好的微分非线性（DNL）和积分非线性（INL）特性。测试结果表明，在-40~125 ℃下，DNL＜0.2 LSB，INL＜2 LSB，DAC具有精度高、单调性好、负载能力强的特点。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第2期 pp. 020301 Select S波段内匹配Doherty GaN功率放大器设计 景少红,时晓航,吴唅唅,豆刚,张勇 DOI: 10.16257/j.cnki.1681-1070.2025.0018 摘要 （61）      PDF （1119KB）（40）    可视化    无线通信系统中，功率放大器既是发射端尺寸最大的器件，也是功耗最高的器件。为应对通信系统对功放提出的小体积、高效率的要求，介绍了一款基于GaN工艺的内匹配Doherty功率放大器。该放大器工作频率为3.4~3.6 GHz，饱和输出功率大于47 dBm，附加效率大于55%，输出功率回退4.5 dB时，附加效率大于52%。功率放大器采用内匹配技术设计，可以有效减小体积，整个放大器外封装尺寸为30.8 mm×27.4 mm。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第2期 pp. 020302 Select 基于FPGA的JPEG-XS高性能解码器硬件架构设计 郑畅,吴林煌,李雅欣,刘伟 DOI: 10.16257/j.cnki.1681-1070.2025.0019 摘要 （82）      PDF （1280KB）（58）    可视化    JPEG-XS视频编解码标准具有高质量、低复杂度、低延时等特点。针对JPEG-XS图像编解码压缩标准，对其解码算法进行了简要介绍，提出了一种面向硬件实现的高性能JPEG-XS解码器架构。所设计的解码器硬件架构采用流水线处理，能够在保持高数据吞吐量的同时减少由组合逻辑带来的路径延迟，提高了工作频率，每个时钟周期可解码4个重构像素值。实验结果表明，在Xilinx Zynq FPGA的实验平台上，所设计的高性能JPEG-XS解码器硬件架构仅占用15k的查找表和10k的寄存器资源，最高主频达254 MHz，最高可支持4K、100 frame/s的实时视频解码。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第2期 pp. 020303 Select 一种JPEG-XS编码器的硬件架构优化设计 李雅欣,吴林煌,刘伟,郑畅 DOI: 10.16257/j.cnki.1681-1070.2025.0023 摘要 （72）      PDF （2472KB）（47）    可视化    为将JPEG-XS这一主流的浅压缩算法与现场可编程门阵列（FPGA）相结合，设计了一种适用于高分辨率、高帧率应用场景的视频编码器，提出了一种完整的JPEG-XS编码器硬件方案。对整个编码器进行流水线编码设计，实现模块间时间上的复用，对于模块内部，提出了4行并行计算的5/3小波变换架构，对于耗时最长的熵编码模块提出了并行编码各子包的硬件方案。实验结果表明，在Xilinx UltraScale+ ZCU102的FPGA平台，该硬件架构仅占用38.9×103个查找表资源和23.8×103个寄存器资源，最大主频可达182.24 MHz，可支持4K@60帧/s的实时编码。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第2期 pp. 020304 Select 一种具有可调折返过流保护的LDO电路设计* 王晶,张瑛,李玉标,罗寅,方玉明 DOI: 10.16257/j.cnki.1681-1070.2025.0028 摘要 （70）      PDF （1468KB）（50）    可视化    基于CSMC 0.18 μm BCD工艺，设计了一种具有可调折返限流功能且无须内部补偿的低压差线性稳压器（LDO）。为防止闩锁，设计了一个可通过外部单电阻调整折返点的限流结构。此外，为了降低LDO环路补偿的设计难度，设计了一种无须内部补偿的LDO环路。该设计的限流点为13.78 mA，短路电流为0.56 mA，在输入电压为3.4~42 V、输出电压为3 V时，线性调整率不超过0.5 mV/V，且在轻载和重载情况下，相位裕度分别为89.7°和74.7°，1 kHz时电源抑制比为-65 dB。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第2期 pp. 020305 Select 适用于STT-MRAM的写电压产生电路设计 莫愁，王艳芳，李嘉威，陆楠楠 DOI: 10.16257/j.cnki.1681-1070.2025.0001 摘要 （98）      PDF （1315KB）（51）    可视化    自旋转移力矩随机磁存储器（STT-MRAM）是一种新型的非易失性存储器，在各行各业均具有广泛的应用前景。STT-MRAM使用磁隧道结（MTJ）器件来存储信息，写电压通常是零温度系数的，但MTJ的临界翻转电压具有负温度特性，高温时写电压与临界翻转电压相差较大，影响器件寿命，低温时写电压与临界翻转电压接近，甚至可能低于临界翻转电压，导致写入困难。针对MTJ的临界翻转电压的负温度特性，设计了一款宽温区温度自适应的写电压产生电路，在-40~125 ℃下为MTJ提供稳定的写电压，实现宽温度范围尤其是低温下数据的正常写入，并提高了高温下器件的寿命。经过后仿真验证，该电路在-40~125 ℃温度范围内均能实现MTJ成功写入，且写入电压与临界翻转电压的差值在100 mV左右。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010301 Select 基于FPGA的高精度时间数字转换器设计与实现* 项圣文，包朝伟，蒋伟，唐万韬 DOI: 10.16257/j.cnki.1681-1070.2025.0004 摘要 （133）      PDF （1799KB）（68）    可视化    高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度，使用FPGA器件抽头延迟链实现高精度时间数字转换器（TDC），通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量，并提出一种使用锁相环（PLL）动态调相功能测量延迟链精度的方法，PLL调相精度为15.625 ps，通过多级延迟链级联取平均值的方式减小PLL调相精度引入的测量误差，最小测量误差为0.312 5 ps。以紫光同创Logos2系列FPGA芯片实现TDC的设计，仿真验证和板级测试结果证明，使用50级延迟链能实现非完整时钟周期的测量，测量精度为71 ps，TDC时间间隔测量范围小于4.295 0 ms。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010302 Select 一种自激式推挽隔离变换电路设计 郭靖，孙鹏飞，袁柱六 DOI: 10.16257/j.cnki.1681-1070.2025.0005 摘要 （88）      PDF （1071KB）（66）    可视化    电子设备供电常采用分布式供电架构，将一次电源通过直流-直流功率变换为电子设备所需的各种电压和功率。电子设备的端电压越来越低（如给MCU、FPGA等器件供电的电压为1.5~3.3 V），而电子设备中一些信号数字电路、驱动电路等需要电压为5 V或者12 V、功率约为1 W的小功率供电电源，同时需要隔离主功率电路和信号电路的相互干扰，保证信号电路的精密度和信号完整性，如果从一次电源母线直接进行功率变换，转换效率低、体积大、质量大。为满足电子设备的供电需要以及对效率、体积、质量的要求，基于Royer变换电路提出一种自激推挽式隔离变换电路，通过研究该电路的工作原理，进行模态分析，给出了关键元器件参数的计算与设计过程，在此基础上通过电路试验研制出样品，验证了其可行性。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010303 Select 一种正负电源供电伺服系统中的半桥驱动电路设计* 孙鹏飞，李昕煜，张志阳 DOI: 10.16257/j.cnki.1681-1070.2025.0006 摘要 （72）      PDF （1184KB）（71）    可视化    针对正负电源供电的直流电机伺服系统，通常采用半桥驱动电路对电机进行调速与控制。相比于全桥驱动电路，半桥驱动电路结构简单，且节省功率器件，能够提高驱动效率，具有一定的应用优势。详细介绍了一种用于正负电源供电直流电机伺服系统中的半桥驱动电路的设计方法。介绍了电路的设计思路，对电路中的方波积分、脉宽调制、死区时间设置、电压自举及半桥驱动等模块的工作原理及设计方法进行了详细阐述，并通过仿真输出波形和样机实际输出波形验证了该设计方法的合理性。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010304 Select 采用交叉耦合误差放大器的低压高增益LDO设计* 张锦辉，朱春茂，张霖 DOI: 10.16257/j.cnki.1681-1070.2025.0007 摘要 （156）      PDF （1568KB）（93）    可视化    设计了一种低输入电压、高增益的LDO，其误差放大器采用交叉耦合结构来增大环路增益，并通过密勒电容和调零电阻的串联引入1个左半平面的零点，确保该电路的频率响应环路稳定性。采用0.35 μm标准CMOS工艺进行仿真，输入电压为1.5 V、负载最大电流为100 mA。仿真结果表明，构建的LDO可以将输出电压稳定在1.2 V，环路的低频增益在轻载的情况下高达122 dB，芯片面积为0.196 mm2，且相位裕度在重载情况下亦能做到大于58°，静态电流为21.2 μA。由于交叉耦合误差放大器的使用，电路的精度得到很大提高，负载调整率可以达到0.007%，所设计的LDO有较高的应用价值。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010305 Select 基于SiP的半导体激光器恒温控制及驱动系统设计 蔡洪渊，康伟，齐轶楠，邵海洲，俞民良 DOI: 10.16257/j.cnki.1681-1070.2025.0011 摘要 （122）      PDF （1612KB）（73）    可视化    恒定的温度环境及稳定的电流注入是半导体激光器稳定工作的重要条件。传统恒温控制系统和光源电流驱动系统采用电压基准源、运放、功率三极管、MOSFET等分立器件实现，大量分立器件导致了系统电路复杂、可靠性低等问题。利用系统级封装（SiP）技术，将恒温控制系统与光源电流驱动系统进行高密度集成，实现了小型化、集成化、低成本的设计。通过系统级电路和热仿真分析，确保器件设计的可靠性。测试结果表明，该器件的参数满足要求。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010306 Select 基于神经网络的PCB电源分配网络阻抗预测方法 段克盼，贾小云，韩东辰，蒋建伟，杨振英，郭宇 DOI: 10.16257/j.cnki.1681-1070.2025.0012 摘要 （73）      PDF （1587KB）（73）    可视化    针对传统电源分配网络（PDN）建模及计算方法存在的局限性和高计算资源消耗问题，提出了一种基于深度学习的PDN阻抗预测方法（URPNet）。该方法在融合PCB不规则形状、多叠层信息及多种电容端口位置信息的基础上，采用U型编解码结构和残差单元来处理特征，通过多层感知机（MLP）及全连接（FC）层对特征进行解码和重构，从而提升网络的特征处理能力。实验结果显示，URPNet模型的决定系数R2达到0.999，均方根误差为0.431，相较于现有深度学习方法，URPNet在通用性较强的同时预测结果更准确。此外其计算速度快，能够在不到1 s的时间内完成预测，可以有效应对PDN设计中的挑战。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010307 Select 大规模Flash型FPGA整体功能仿真验证方法研究 蔺旭辉，马金龙，曹杨，熊永生，曹靓，赵桂林 DOI: 10.16257/j.cnki.1681-1070.2025.0014 摘要 （72）      PDF （1309KB）（67）    可视化    提出了一种大规模Flash型FPGA整体电路编程后功能仿真验证的方法。通过对核心Flash单元建立数字Verilog等效模型，采用整体数字仿真验证和模拟仿真验证的方法，结合编程功能案例，对器件内部所有的资源模块进行功能仿真验证，并且提出了加快整体电路数字仿真速度的方法。将提出的仿真验证方法成功应用于大规模Flash型FPGA芯片设计验证，得到了正确的验证结果，整体电路仿真验证速度得到了显著提升。 参考文献 | 相关文章 | 多维度评价 2025年第25卷第1期 pp. 010308 Select 4通道X波段50 W功放模块设计 王洪刚,丛龙兴 DOI: 10.16257/j.cnki.1681-1070.2024.0163 摘要 （85）      PDF （1618KB）（89）    可视化    基于GaN功放模块的阵列化应用，采用GaN功率单片和栅极调制设计了一款4通道X波段50 W功放模块，该模块在频段为8~12 GHz、工作电压为+28 V、脉宽为200 ns~700 μs、周期为1 μs~2.8 ms的工作条件下，功率增益大于42 dB，功率附加效率超过28.7%，饱和输出功率大于47 dBm。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120301 Select 基于Python语言的基站自动化校准系统 李勇 DOI: 10.16257/j.cnki.1681-1070.2024.0164 摘要 （78）      PDF （1594KB）（69）    可视化    为适应多方通信的需求，复杂无线通信系统对射频单元功率控制有较高要求。要明确射频单元的收发功率，必然要对接收和发射模块分别进行校准。详细介绍了校准原理和校准步骤，并给出了一个校准结果样例。使用Python语言实现了收发模块校准自动化。这种校准方法具有较高的可靠性，可以推广到有功率控制要求的其他射频单元中。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120302 Select 一种应用于胎压监测系统的低功耗低频唤醒接收机 杨艳军,陈鸣,钟福如,黄成强 DOI: 10.16257/j.cnki.1681-1070.2024.0165 摘要 （54）      PDF （1417KB）（60）    可视化    基于X-Fab 0.18 μm CMOS工艺，设计实现了一种应用于胎压监测系统的低功耗低频唤醒接收机。采用参考源来为接收机的其他模块提供偏置，以减小温度和工艺参数的影响，同时采用电容耦合的方法来消除直流失调。该接收机采用幅移键控（ASK）解调方式，载波频率为125 kHz，数据传输速率为4 kbit/s。接收机的版图面积为0.11 mm2。后仿真结果表明，在tm工艺角和1.8 V电源电压的条件下，该接收机工作电流为2.52 μA；在各种工艺角下，电压灵敏度为0.4 mV（峰峰值），接收信号强度指示信号的对数线性误差小于+0.1/-0.2 dB。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120303 跳至 页 第1页 共7页 共183条记录 首页 上一页 下一页 尾页