“硅通孔三维互连与集成技术”专题 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 三维异构集成的发展与挑战 马力,项敏,吴婷 DOI: 10.16257/j.cnki.1681-1070.2024.0143 摘要 （205）      PDF （1982KB）（302）    可视化    三维异构集成技术带动着半导体技术的变革，用封装技术上的创新来突破制程工艺逼近极限带来的限制，是未来半导体行业内的关键技术。三维异构集成技术中的关键技术包括实现信号传输和互连的硅通孔/玻璃通孔技术、再布线层技术以及微凸点技术，不同关键技术相互融合、共同助力三维异构集成技术的发展。芯片间高效且可靠的通信互联推动着三维异构集成技术的发展，现阶段并行互联接口应用更为广泛。异构集成互联接口本质上并无优劣之分，应以是否满足应用需求作为判断的唯一标准。详述了三维异构集成技术在光电集成芯片及封装天线方面的最新进展。总结了目前三维异构集成发展所面临的协同设计挑战，从芯片封装设计和协同建模仿真等方面进行了概述。建议未来将机器学习、数字孪生等技术与三维异构集成封装相结合，注重系统级优化以及协同设计的发展，实现更加高效的平台预测。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060112 Select 无凸点混合键合三维集成技术研究进展* 戚晓芸,马岩,杜玉,王晨曦 DOI: 10.16257/j.cnki.1681-1070.2024.0079 摘要 （168）      PDF （3109KB）（358）    可视化    数字经济时代，高密度、低延迟、多功能的芯片是推动人工智能、大模型训练、物联网等高算力需求与应用落地的基石。引线键合以及钎料凸点的倒装焊存在大寄生电容、高功耗、大尺寸等问题，使传统封装难以满足窄节距、低功耗、小尺寸的应用场景。无凸点混合键合技术能够实现极窄节距的互连，在有效避免倒装焊凸点之间桥连短路的同时降低了寄生电容，减小了封装尺寸和功耗，满足了高性能计算对高带宽、多功能的要求。对无凸点混合键合技术所采用的材料、键合工艺与方法以及在三维集成中的应用展开了介绍，并对其发展趋势进行了展望。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060114 Select 面向Chiplet集成的三维互连硅桥技术* 赵瑾,于大全,秦飞 DOI: 10.16257/j.cnki.1681-1070.2024.0102 摘要 （134）      PDF （2740KB）（327）    可视化    摩尔定律的发展速度放缓和集成电路产品应用的多元化趋势，共同推动了先进封装技术的快速发展。先进互连技术是先进封装的核心，在高速、高频传输、功耗、超细节距互连以及系统集成能力等方面均展现出显著优势。硅桥技术作为Chiplet以及异构集成封装的重要解决方案，可以以较低的成本实现多芯片间的局部高密度互连，在处理器、存储器、射频器件中被广泛应用。介绍了业界主流的硅桥技术，并对硅桥技术的结构特点和关键技术进行了分析和总结。深入讨论了硅桥技术的发展趋势及挑战，为相关领域的进一步发展提供参考。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060101 Select 基于TSV的三维集成系统电热耦合仿真设计 王九如,朱智源 DOI: 10.16257/j.cnki.1681-1070.2024.0138 摘要 （125）      PDF （2107KB）（261）    可视化    三维集成系统利用垂直堆叠技术，实现高性能与低功耗，其中硅通孔（TSV）技术是三维互连成功实施的关键。TSV技术缩短互连距离，提升信号传输效率和电磁兼容性，但同时引发电热耦合问题，威胁三维集成电路性能的进一步提升。综述了基于TSV的三维集成电路中电热耦合现象的仿真设计进展，详细介绍了电气和热仿真设计方法，并探究了电热耦合问题的潜在影响及缓解策略。为理解和应对三维集成系统中的电热耦合挑战提供了系统的分析，并对未来研究方向提供了指导。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060113 Select 集成电路互连微纳米尺度硅通孔技术进展* 黎科,张鑫硕,夏启飞,钟毅,于大全 DOI: 10.16257/j.cnki.1681-1070.2024.0144 摘要 （116）      PDF （2893KB）（192）    可视化    集成电路互连微纳米尺度硅通孔（TSV）技术已成为推动芯片在“后摩尔时代”持续向高算力发展的关键。通过引入微纳米尺度高深宽比TSV结构，2.5D/3D集成技术得以实现更高密度、更高性能的三维互连。同时，采用纳米TSV技术实现集成电路背面供电，可有效解决当前信号网络与供电网络之间布线资源冲突的瓶颈问题，提高供电效率和整体性能。随着材料工艺和设备技术的不断创新，微纳米尺度TSV技术在一些领域取得了显著进展，为未来高性能、低功耗集成电路的发展提供了重要支持。综述了目前业界主流的微纳米尺度TSV技术，并对其结构特点和关键技术进行了分析和总结，同时探讨了TSV技术的发展趋势及挑战。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060111 Select 硅通孔三维互连与集成技术”专题前言 摘要 （115）      PDF （964KB）（298）    可视化    相关文章 | 多维度评价 2024年第24卷第6期 pp. 060100 Select 硅通孔3D互连热-力可靠性的研究与展望* 吴鲁超,陆宇青,王珺 DOI: 10.16257/j.cnki.1681-1070.2024.0104 摘要 （98）      PDF （3852KB）（253）    可视化    硅通孔（TSV）技术是3D集成封装中用于实现高密度、高性能互连的关键技术，TSV的热-力可靠性对3D集成封装的性能和寿命有直接影响。从TSV的制造工艺、结构布局、材料可靠性以及评估方法等多个方面对TSV 3D互连的热-力可靠性进行研究，对其研究方法和研究现状进行总结和阐述。此外，针对TSV尺寸减小至纳米级的发展趋势，探讨了纳米级TSV在应用于先进芯片背部供电及更高密度的芯片集成时所面临的可靠性挑战。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060103 Select 面向大算力应用的芯粒集成技术 王成迁,汤文学,戴飞虎,丁荣峥,于大全 DOI: 10.16257/j.cnki.1681-1070.2024.0107 摘要 （89）      PDF （1238KB）（208）    可视化    随着先进制程接近物理极限，摩尔定律已无法满足人工智能大算力需求。芯粒技术被公认为延续摩尔定律，提升芯片算力的最有效途径。针对芯粒技术研究热点，从集成芯片的应用与发展、典型芯粒封装技术、芯粒技术的挑战和机遇方面进行了系统性的梳理。详细列举了当前芯粒技术的应用成果，对比分析了2.5D、3D堆栈以及3D FO封装技术特点。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060105 Select 硅通孔三维互连与集成技术 马书英, 付东之, 刘轶, 仲晓羽, 赵艳娇, 陈富军, 段光雄, 边智芸 DOI: 10.16257/j.cnki.1681-1070.2024.0136 摘要 （89）      PDF （3906KB）（171）    可视化    随着电子技术的高速发展，更高密度、更小型化、更高集成化以及更高性能的封装需求给半导体制造业提出了新的挑战。在物理极限下，芯片的功能密度已达到二维封装技术的极限，不能再通过减小线宽来满足高性能、低功耗和高信号传输速度的要求；同时，开发先进节点技术的时间和成本很难控制，该技术的成熟需要相当长的时间。摩尔定律已经变得不可持续。为了延续和超越摩尔定律，芯片立体堆叠式的三维硅通孔(TSV)技术现如今成为人们关注的焦点。综述了TSV结构及其制造工艺，并对业内典型的TSV应用技术进行了分析和总结。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060109 Select 2.5D TSV转接板无损检测方法的研究 张旋,李海娟,吴道伟,张雷 DOI: 10.16257/j.cnki.1681-1070.2024.0105 摘要 （86）      PDF （1780KB）（188）    可视化    利用以硅通孔（TSV）为核心技术的硅转接板封装3D集成电路，可以有效缩短器件的互连长度。TSV转接板在微电子领域被广泛应用，但对其工艺制备过程中的检测技术研究相对较少。TSV转接板的检测对评估其良率与应用可靠性至关重要。因此，总结了7种非破坏性检测技术，探讨了无损检测技术的基本原理和优缺点，形成了1种系统的2.5D TSV转接板无损检测的评价方法。该方法不仅为2.5D微模组产品的研制与开发提供了支撑，还满足了3D封装的典型应用需求。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060102 Select 基于硅通孔互连的芯粒集成技术研究进展 张爱兵, 李洋, 姚昕, 李轶楠, 梁梦楠 DOI: 10.16257/j.cnki.1681-1070.2024.0124 摘要 （82）      PDF （4178KB）（179）    可视化    通过先进封装技术实现具有不同功能、工艺节点的异构芯粒的多功能、高密度、小型化集成是延续摩尔定律的有效方案之一。在各类的先进封装解决方案中，通过硅通孔（TSV）技术实现2.5D/3D封装集成，可以获得诸多性能优势，如极小的产品尺寸、极短的互连路径、极佳的产品性能等。对TSV技术的应用分类进行介绍，总结并分析了目前业内典型的基于TSV互连的先进集成技术，介绍其工艺流程和工艺难点，对该类先进封装技术的发展趋势进行展望。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060110 Select 硅转接板制造与集成技术综述 徐成,樊嘉祺,张宏伟,王华,陈天放,刘丰满 DOI: 10.16257/j.cnki.1681-1070.2024.0119 摘要 （80）      PDF （3189KB）（159）    可视化    集成电路制程发展放缓，具有高密度、高集成度以及高速互连优势的先进封装技术成为提升芯片性能的关键。硅转接板可实现三维方向的最短互连以及芯片间的高速互连，是高算力和人工智能应用的主流封装技术。从硅转接板设计、制造以及2.5D/3D集成等方面，系统阐述了硅转接板技术的发展现状和技术难点，并对相关关键工艺技术进行详细介绍。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060106 Select 三维集成电路先进封装中聚合物基材料的研究进展* 范泽域, 王方成, 刘强, 黄明起, 叶振文, 张国平, 孙蓉 DOI: 10.16257/j.cnki.1681-1070.2024.0149 摘要 （76）      PDF （3158KB）（183）    可视化    人工智能、大数据、物联网和可穿戴设备的迅猛发展，极大地催生了对高端芯片的需求。随着摩尔定律发展趋缓，尺寸微缩技术使芯片遭遇了物理节点失效、经济学定律失效，以及性能、功耗、面积指标不足等诸多问题。作为延续和拓展摩尔定律的重要赛道，三维先进封装技术已成为推动高端芯片向多功能化以及产品多元化集聚发展的重要动力。先进封装技术的迅猛发展对聚合物基关键封装材料的耐腐蚀性、电气、化学和机械性能都提出了更高的要求。针对三维集成电路的先进封装工艺需求，论述了不同聚合物基关键材料的研究进展及应用现状，明晰了不同聚合物基材料所面临的挑战和机遇，提出了相应的解决方案，并展望了未来的研究方向。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060107 Select TSV电镀过程中Cu生长机理的数值模拟研究进展* 许增光, 李哲, 钟诚, 刘志权 DOI: 10.16257/j.cnki.1681-1070.2024.0109 摘要 （69）      PDF （1751KB）（137）    可视化    近年来，电子信息行业的快速发展推动了封装技术的进步，对小型化、轻薄化、高性能和多功能化的电子设备提出了更高要求。硅通孔（TSV）技术是一种重要的先进封装技术，电沉积铜是其关键步骤之一。综述了TSV电镀过程中Cu生长的机理及数值模拟研究进展。TSV的深孔特性导致Cu生长过程中电流密度分布不均匀，从而产生不同的生长模式。有机添加剂在调节电流密度和防止缺陷填充方面发挥了关键作用。随着计算机技术的发展，数值模拟成为研究TSV电镀铜的重要手段，可降低实验成本，优化工艺参数。对TSV电镀铜的数值模拟发展进行了展望，强调了耦合影响因素的综合模拟是未来研究的重点。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060104 Select 集成硅基转接板的PDN供电分析 何慧敏, 廖成意, 刘丰满, 戴风伟, 曹睿 DOI: 10.16257/j.cnki.1681-1070.2024.0145 摘要 （53）      PDF （2862KB）（116）    可视化    集成硅转接板的2.5D/3D封装是实现Chiplet技术的重要封装方案。总结了传统电源分配网络（PDN）的供电机理，分析了先进封装下PDN存在的直流压降过大、路径电阻大等电源完整性问题，介绍了针对硅基转接板上PDN的等效电路建模方法，重点概述了2.5D/3D封装下PDN的建模与优化。通过将整块的大尺寸硅桥拆分为多个小硅桥、硅桥集成硅通孔（TSV）、增加TSV数量等方式减少电源噪声。最后，对比采用不同集成方案的DC-DC电源管理模块的PDN性能，结果表明，片上集成方案在交流阻抗、电源噪声以及直流压降等指标上都优于传统的基板集成方案，是3D Chiplet中具有潜力的供电方案。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第6期 pp. 060108