|
|
大腔体陶瓷封装中平行缝焊的密封可靠性设计
丁荣峥,田爽,肖汉武
随着平行缝焊腔体尺寸的增大，尤其在中温共烧陶瓷封装和薄型高温共烧陶瓷封装中，常常存在平行缝焊的密封成品率相对较低和气密性可靠性相对较差的问题。通过分析氧化铝陶瓷封装的密封失效原因，提出优化平行缝焊可伐焊框和盖板的结构设计来提升密封可靠性。以采用FC-CPGA570封装形式的某型DSP电路为例进行仿真和验证，通过降低钎焊残余热应力、增加缓冲结构、采用盖板轻量化设计，实现了很好的密封成品率及好的密封可靠性，为同类产品乃至低温共烧陶瓷封装的气密性设计、可靠性提升提供参考。
X
丁荣峥,田爽,肖汉武. 大腔体陶瓷封装中平行缝焊的密封可靠性设计[J]. 电子与封装, 2024, 24(10): 100201-.
DING Rongzheng, TIAN Shuang, XIAO Hanwu. Sealing Reliability Design of Parallel Seam Welding in Large Cavity Ceramic Package[J]. Electronics & Packaging, 2024, 24(10): 100201-.
|
|
|
金丝球键合第二焊点的加固工艺与可靠性研究
骞涤
在厚膜电路中，金丝球键合的第二焊点键合区通常由厚膜金层、铝过渡片、镀镍引线组成。键合区材料的粗糙度、缺陷尺寸及硬度等方面存在差异，对键合设备的输出精度、劈刀形貌和键合参数提出了更高要求。第二焊点采用楔形鱼尾焊工艺，容易存在脱焊、拉力强度不足的问题。因此，采用键合球在焊线上（BBOS）、补短线等工艺加固第二焊点。通过静力学分析、随机振动分析等有限元仿真方法，结合可靠性实验对不同工艺条件下的第二焊点进行分析对比，结果表明，BBOS工艺是最优选择。
X
骞涤. 金丝球键合第二焊点的加固工艺与可靠性研究[J]. 电子与封装, 2024, 24(10): 100202-.
QIAN Di. Research on Reinforcement Process and Reliability of the Second Solder Joint for Gold Wire Ball Bonding[J]. Electronics & Packaging, 2024, 24(10): 100202-.
|
|
|
芯粒集成工艺技术发展与挑战*
陈浪,杜建宇,汪琪,张盼,张驰,王玮
万物感知、万物互连和万物智能推动集成电路进入新一轮的高速发展期并促进对高性能芯片需求的指数级增长。后摩尔时代，芯片性能的进一步提升面临大面积芯片良率降低、功耗控制难、片内互连密度大以及制造成本高等难题。因此业界开始将原来多功能、高集成度的复杂SoC芯片分割做成单独的芯粒（Chiplet），再通过先进封装工艺集成为集成芯片或微系统产品。对芯粒集成技术特征及模式、发展历史、优缺点进行了梳理与阐述，同时归纳总结了芯粒集成的关键技术挑战，并对未来发展进行了展望。
X
陈浪,杜建宇,汪琪,张盼,张驰,王玮. 芯粒集成工艺技术发展与挑战*[J]. 电子与封装, 2024, 24(10): 100203-.
CHEN Lang, DU Jianyu, WANG Qi, ZHANG Pan, ZHANG Chi, WANG Wei. Development and Challenges of Chiplet Integration Technology[J]. Electronics & Packaging, 2024, 24(10): 100203-.
|
|
|
自动贴片工艺可靠性研究
钟贵朝,蒋苗苗,赵明,韩英,张坤,高胜寒
微波电路中包含芯片等大量元器件，这些元器件绝大部分是通过自动贴片的方式实现装配的。针对自动贴片工艺中贴片压力对黏接可靠性的影响进行实验研究，分析了贴片压力对黏接元件四周的溢胶长度、元件底部导电胶的铺展效果及黏接强度的影响。结果表明，在实验参数范围内，贴片压力越大，黏接元件四周导电胶的溢胶长度越长，底部导电胶的铺展效果越好，黏接强度越大。在实际生产过程中，通过增大自动贴片工艺中的贴片压力，可以保证导电胶的黏接可靠性，从而提高电路整体性能。
X
钟贵朝,蒋苗苗,赵明,韩英,张坤,高胜寒. 自动贴片工艺可靠性研究[J]. 电子与封装, 2024, 24(10): 100204-.
ZHONG Guichao, JIANG Miaomiao, ZHAO Ming, HAN Ying, ZHANG Kun, GAO Shenghan. Research on Reliability of Automatic Placement Process[J]. Electronics & Packaging, 2024, 24(10): 100204-.
|
|
|
高算力Chiplet的热管理技术研究进展*
冯剑雨,陈钏,曹立强,王启东,付融
随着集成电路尺寸微缩逼近物理极限以及受限于光罩面积，芯粒（Chiplet）技术将成为集成电路发展的关键路径之一，支撑人工智能和高性能计算不断发展。大尺寸、高算力Chiplet面临着热功耗高、热分布不均、热输运困难等挑战，Chiplet热管理已成为后摩尔时代集成电路发展的重大挑战之一。综述了可用于Chiplet热管理的关键技术发展趋势和现状，包含微通道冷却、相变冷却、射流冷却、浸没式冷却、热界面材料（TIM）、热分布不均的解决办法、多物理场耦合的研究等，为推进大尺寸、高算力Chiplet热管理的实际应用提供参考。
X
冯剑雨,陈钏,曹立强,王启东,付融. 高算力Chiplet的热管理技术研究进展*[J]. 电子与封装, 2024, 24(10): 100205-.
FENG Jianyu, CHEN Chuan, CAO Liqiang, WANG Qidong, FU Rong. Research Progress on Thermal Management Technology of High-Computational-Power Chiplet[J]. Electronics & Packaging, 2024, 24(10): 100205-.
|
|
|
TO型器件内部水汽含量一致性控制
颜添,姚建军,郝勇
采用铅锡银焊料烧结的TO型器件在相同平行缝焊工艺下的内部水汽含量一致性出现了差异，部分器件的水汽含量甚至超标。筛选后的器件腔体内存在氢气和氧气，气体在反偏或老炼等高温条件下发生了化学反应，生成了水汽，从而导致水汽含量超标。通过对外壳和盖板进行脱氢处理，可以大幅度降低密封后腔体内氢气释放量，减少水汽的生成，达到提高TO型器件内部水汽含量一致性的目的。该方法可以为采用铅锡银等焊料烧结的TO型器件内部水汽含量控制提供一种技术途径。
X
颜添,姚建军,郝勇. TO型器件内部水汽含量一致性控制[J]. 电子与封装, 2024, 24(10): 100206-.
YAN Tian, YAO Jianjun, HAO Yong. Consistency Control of Internal Water Vapor Content of TO-Type Devices[J]. Electronics & Packaging, 2024, 24(10): 100206-.
|
|
|
基于ATE的可编程SiP器件测试
李鹏,白艳放,郑松海,赵娜,刘颖
分析了SiP器件内部数字芯片FPGA和模拟芯片ADC/DAC的主要电气参数及性能参数，明确了SiP器件的测试内容和方法。使用Altium Designer软件设计SiP6117M信号处理器专用测试板，结合测试需求、测试流程以及芯片具体参数提出设计目标，完成原理图设计、PCB设计、制板和调试工作。基于UltraFlex测试机台和设计完成的测试板搭建SiP6117M模块的测试平台，运用Verilog语言编写FPGA配置程序及测试程序，并通过JTAG接口对FPGA进行配置。开发UltraFlex测试程序对测试过程进行控制，实现了对SiP器件主要功能和性能参数的测试。
X
李鹏,白艳放,郑松海,赵娜,刘颖. 基于ATE的可编程SiP器件测试[J]. 电子与封装, 2024, 24(10): 100207-.
LI Peng, BAI Yanfang, ZHENG Songhai, ZHAO Na, LIU Ying. Programmable SiP Device Test Based on ATE[J]. Electronics & Packaging, 2024, 24(10): 100207-.
|
|
|
磁性存储器陶瓷封装磁屏蔽设计与抗磁场干扰测试
赵桂林,郭永强,叶海波,王超,杨霄垒,孙杰杰
磁性随机存取存储器（MRAM）通过磁性隧道结（MTJ）作为存储单元来存储信息，通过外加电流产生磁矩改写MTJ的信息，这种工作原理使得MRAM容易受到外部磁场的干扰，限制了MRAM在强磁场等恶劣环境下的应用。使用COMSOL软件进行仿真，设计并制作了磁屏蔽陶瓷外壳，搭建了基于Xilinx VIRTEX4系列FPGA的MRAM抗磁场干扰能力测试平台，进行了MRAM抗磁干扰能力实验。测试结果表明，采用带磁屏蔽结构的陶瓷外壳进行封装极大地降低了MRAM受外界磁场的干扰程度，所测试芯片的抗磁场干扰能力由35 Oe提高到420 Oe。
X
赵桂林,郭永强,叶海波,王超,杨霄垒,孙杰杰. 磁性存储器陶瓷封装磁屏蔽设计与抗磁场干扰测试[J]. 电子与封装, 2024, 24(10): 100208-.
ZHAO Guilin, GUO Yongqiang, YE Haibo, WANG Chao, YANG Xiaolei, SUN Jiejie. Magnetic Shielding Design and Anti-Magnetic Interference Test of Ceramic Package for Magnetic Random Access Memory[J]. Electronics & Packaging, 2024, 24(10): 100208-.
|
|
|
基于GaAs工艺的超宽带低插入损耗高通滤波器*
王文斌,闫慧君,姜严,吴啸鸣,张圣康,施永荣
基于GaAs工艺设计了一款超宽带低插入损耗高通滤波器，在传统的高通滤波器中加入LC并联谐振电路，构建了一种新颖的拓扑结构，形成了高电阻、低电流的电路条件，同时促进了滤波器单元间的内部耦合，提升了带外抑制能力，改善了电路的陡降性。利用ADS仿真软件进行仿真设计，并对芯片进行了流片验证。该款高通滤波器的截止频率为28 GHz，带内插入损耗小于1.8 dB，芯片尺寸为1.65 mm×0.635 mm×0.1 mm，在DC~2 GHz的带外抑制大于等于77 dB，在DC~4 GHz时陡降为135 dB。
X
王文斌,闫慧君,姜严,吴啸鸣,张圣康,施永荣. 基于GaAs工艺的超宽带低插入损耗高通滤波器*[J]. 电子与封装, 2024, 24(10): 100301-.
WANG Wenbin, YAN Huijun,JIANG Yan, WU Xiaoming, ZHANG Shengkang, SHI Yongrong. Ultra-Wideband Low Insertion Loss High-Pass Filter Based on GaAs Process[J]. Electronics & Packaging, 2024, 24(10): 100301-.
|
|
|
基于0.15 μm GaAs工艺的高阻带抑制低通滤波器设计*
姜严,吴啸鸣,闫慧君,王文斌,嵇华龙,施永荣
射频低通滤波器是射频电路的重要组件之一，它基于电感和电容的特性，具有阻止高频信号而通过低频信号的作用。基于GaAs集成无源器件技术，使用ADS仿真软件，在滤波器设计中的特定位置使用不同品质因数（Q值）的电感，最终设计实现了一款性能优良的高阻带抑制低通滤波器。测试结果表明，在通带DC~17 GHz内，滤波器插入损耗≤2.28 dB，回波损耗≥14.5 dB，其带外抑制在22 GHz处达到23 dB，在26~50 GHz处≥43 dB，芯片尺寸为1.4 mm×0.55 mm×0.1 mm，该滤波器性能优异。
X
姜严,吴啸鸣,闫慧君,王文斌,嵇华龙,施永荣. 基于0.15 μm GaAs工艺的高阻带抑制低通滤波器设计*[J]. 电子与封装, 2024, 24(10): 100302-.
JIANG Yan, WU Xiaoming, YAN Huijun , WANG Wenbin, JI Hualong, SHI Yongrong. Design of a Low-Pass Filter with High Stopband Rejection Based on 0.15 μm GaAs Process[J]. Electronics & Packaging, 2024, 24(10): 100302-.
|
|
|
电编程熔丝的冗余备份及修正设计策略
胡晓明,晏颖
由于工艺、制造和环境等原因，电编程熔丝（eFUSE）存储的数据信息可能发生意外改变，需要通过专门设计对数据进行冗余备份或对失效数据位进行修正，前者是对2个互为冗余的数据位进行相同编程操作，多用于eFUSE的现场编程；后者对失效数据位的修正大多采用的是串行冗余修正模式，但由于其存在延时随失效位数目增加的问题，一种以同步方式修正失效数据位的并行解决策略被提出并实现验证。
X
胡晓明,晏颖. 电编程熔丝的冗余备份及修正设计策略[J]. 电子与封装, 2024, 24(10): 100303-.
HU Xiaoming, YAN Ying. Redundant Backup and Corrective Design Strategies for Electronic Programming Fuses[J]. Electronics & Packaging, 2024, 24(10): 100303-.
|
|
|
典型电源监控电路测试系统研制
文科,钟昂,戴畅,余航,罗俊
基于典型电源监控电路TPS3307-18M的电特性开展测试系统研究，分析了该款产品电参数特性。从测试系统整体功能实现、外围仪器设备使用、测试准确性、可靠性评估等方面进行了评估，通过设计电源模块、控制模块以及自控恒流源模块等完成测试系统硬件设计，采用Visual Basic编程实现上位机界面和控制操作，最终实现电源监控电路的测试系统研制，同时也为类似产品测试系统研制与设计提供思路和参考。
X
文科,钟昂,戴畅,余航,罗俊. 典型电源监控电路测试系统研制[J]. 电子与封装, 2024, 24(10): 100304-.
WEN Ke, ZHONG Ang, DAI Chang, YU Hang, LUO Jun. Development of Typical Power Supply Monitoring Circuit Test System[J]. Electronics & Packaging, 2024, 24(10): 100304-.
|
|
|
一种应用于高精度ADC的可编程增益放大器的设计
王思远,梁思思,李琨,叶明远
设计了一种应用于高精度ADC的可编程增益放大器（PGA）。整体环路采用可调节的反馈电阻来调节增益，同时适配可调节的反馈电容来稳定环路工作带宽。内部核心运放采用折叠共源共栅级加轨对轨共源级的两级全差分结构，其输入管采用PMOS管来降低噪声，同时使用输入尾电流监控和增益提高技术来提高环路的精度。仿真结果表明，该PGA对3种不同输入幅度的信号处理后，3 dB带宽稳定在13 kHz附近，信噪比均在100 dB以上，符合高精度ADC对前端信号处理的需求。
X
王思远,梁思思,李琨,叶明远. 一种应用于高精度ADC的可编程增益放大器的设计[J]. 电子与封装, 2024, 24(10): 100305-.
WANG Siyuan, LIANG Sisi, LI Kun, YE Mingyuan. Design of a Programmable Gain Amplifier for High Precision ADC[J]. Electronics & Packaging, 2024, 24(10): 100305-.
|
|
|
一种模拟边界扫描的FPGA高可靠自更新方法
李晓林,贾祖琛,田卫,武媛媛
针对FPGA+PROM设计架构中不支持动态重构功能的型号产品，在不增加额外器件的前提下，提出了基于边界扫描模拟技术的FPGA自更新方法，同时研究了升级过程中的可靠性保障措施，做到高可靠、无感化更新。这种设计方式可在型号产品不开盖、不使用USB-JTAG的情况下完成PROM的在线升级，为军用嵌入式计算机提供了一种PROM在线升级的能力，在武器产品的可维修性、保障性等方面具有重要的意义。
X
李晓林,贾祖琛,田卫,武媛媛. 一种模拟边界扫描的FPGA高可靠自更新方法[J]. 电子与封装, 2024, 24(10): 100306-.
LI Xiaolin, JIA Zuchen, TIAN Wei,WU Yuanyuan. Highly Reliable Self-Update Method for FPGA Using Analog Boundary Scan[J]. Electronics & Packaging, 2024, 24(10): 100306-.
|
|
|
无助焊剂甲酸回流技术在铜柱凸点回流焊中的应用
刘冰
摩尔定律放缓，先进制程逼近物理极限，先进封装朝连接密集化、堆叠多样化和功能系统化方向发展，这一趋势使得铜柱凸点互连可靠性更具挑战性。回流焊是形成铜柱凸点的关键工艺，回流后凸点质量对于互连可靠性至关重要。对传统助焊剂回流用于铜柱凸点回流焊的劣势进行了简要阐述，综述了甲酸回流技术用于铜柱凸点回流焊的可行性，重点从还原效果、焊料润湿性、清洁性方面进行评述。概述了甲酸回流技术的原理和工艺流程，总结了其相较于助焊剂回流技术在产品质量、成本等方面的优势，并介绍了当下处于研究阶段的2种新型无助焊剂回流技术，展望了回流技术的未来发展趋势。
X
刘冰. 无助焊剂甲酸回流技术在铜柱凸点回流焊中的应用[J]. 电子与封装, 2024, 24(10): 100401-.
LIU Bing. Application of Flux-Free Formic Acid Reflow Technology in Copper Pillar Bump Reflow Soldering[J]. Electronics & Packaging, 2024, 24(10): 100401-.
|
|
|
一种倒装芯片二维封装过程焊点缺陷原位监测方法
周彬,乔健鑫,苏允康,黄文涛,李隆球
X
周彬,乔健鑫,苏允康,黄文涛,李隆球. 一种倒装芯片二维封装过程焊点缺陷原位监测方法[J]. 电子与封装, 2024, 24(10): 100601-.
|
|
